具有分层列选择线结构的空间有效的半导体存储器

摘要

一种多个存储单元阵列半导体存储器能重叠进行向/从不同存储单元阵列写入/读出操作。对不同存储单元阵列的一单一列译码器和分层列选择线结构,及具有诸如公共源极区域的共享有源区域的不同列的位线开关使芯片尺寸较小。在一例中,全局列选择线有选择地触发连接到存储单元阵列指定数据线的全局位线开关。几个存储单元阵列位线开关连接到每一全局位线开关,不同列的两个或多个存储单元阵列位线开关有共享的扩散区域以实现小型化布图。

主权项

1．一种半导体存储器，包括：多个存储单元阵列，每一个具有多个行和多个列，在各行中运行有位线以访问其内的存储单元；一列译码器根据一列地址有选择地触发多个全局列选择线中的至少一条，每一全局列选择线控制一存储单元阵列中的至少一全局位线开关，每一全局位线开关连接到相关存储单元阵列的一数据线上；多个存储单元阵列位线开关与每个全局位线开关相连，每一存储单元阵列位线开关连接到一相关列的一位线；根据所述列地址有选择地触发所述位线，这样当与该列相关的一全局位线开关和一存储单元阵列位线开关被触发时，一特定列的一位线则被触发；其中至少一个所述存储单元阵列位线开关与至少一个另一存储单元阵列位线开关或一全局位线开关共享一扩散区域。