| 主权项 |
1.一种半导体记忆体装置的内部电力电压产生电路,包含:用于将一内部电力电压与一预定参考电压做比较的一比较器;用于在一延迟之下响应该比较器之一输出节点之逻辑状态之转变的一偏压部份;及用于当该内部电力电压系比该参考电压低时驱动该内部电力电压的一驱动器。2.如申请专利范围第1项所述之内部电力电压产生电路,其中,该偏压部份包含:一电阻器,该电阻器具有被连接至一外部电力电压的一第一节点;一提升电晶体,该提升电晶体的源极系被连接至该电阻器的一第二节点而且当该内部电力电压系比该参考电压高时被选通;及一拉下电晶体,该拉下电晶体的源极系被连接至接地电压而且其之汲极系被共同连接至该提升电晶体的汲极,当该内部电力电压系比该参考电压低时,该拉下电晶体系被选通。3.如申请专利范围第2项所述之内部电力电压产生电路,其中,该偏压部份更包含:一电容器,该电容器系被连接在该偏压部份的一输出节点与该外部电力电压和接地电压中的其中一个之间。4.如申请专利范围第1项所述之内部电力电压产生电路,其中,该偏压部份包含:一提升电晶体,该提升电晶体的源极系被连接至一外部电力电压而且系当该内部电力电压系比该参考电压高时被选通;一拉下电晶体,该拉下电晶体的源极系被连接至接地电压而且其之汲极系被共同连接至该提升电晶体的汲极,当该内部电力电压系比该参考电压低时,该拉下电晶体系被选通;及一电容器,该电容器系被连接在该偏压部份的一输出节点与该外部电力电压和该接地电压中的其中一个之间。5.如申请专利范围第1项所述之内部电力电压产生电路,更包含:用于将在该偏压部份之该输出节点处的电压预先充电的一预先充电部份。6.如申请专利范围第1项所述之内部电力电压产生电路,其中,该驱动器包含:一PMOS电晶体,该PMOS电晶体的源极系被连接至一外部电力电压而且其之汲极系被连接至该内部电力电压,当该内部电力电压系比该外部电力电压低时,该PMOS电晶体系被选通。7.一种半导体记忆体装置的内部电力电压产生电路,包含:用于将一内部电力电压与一预定参考电压做比较的一比较器;用于延迟该比较器之输出讯号的一延迟逻辑;用于响应于该比较器之一输出节点之逻辑状态之转变的一偏压部份;及用于当该内部电力电压系比该参考电压低时驱动该内部电力电压的一驱动器。8.如申请专利范围第7项所述之内部电力电压产生电路,其中,该偏压部份包含:用于将该延迟逻辑之该输出反相的第一反相装置;用于将该延迟逻辑之该输出反相的第二反相装置;一电阻器,该电阻器具有被连接至一外部电力电压的一第一节点;一提升电晶体,该提升电晶体的源极系被连接至该电阻器的一第二节点而且其之闸极系被连接至该第一反相装置的一输出节点,当该内部电力电压系比该参考电压高时,该提升电晶体系被选通;及一拉下电晶体,该拉下电晶体的源极系被连接至接地电压,其之汲极系被共同连接至该提升电晶体的汲极而且其之闸极系被连接至该第二反相装置的一输出节点,当该内部电力电压系比该参考电压低时,该拉下电晶体系被选通。9.如申请专利范围第8项所述之内部电力电压产生电路,其中,该偏压部份更包含:一电容器,该电容器系被连接在该偏压部份的一输出节点与该外部电力电压和接地电压中的其中一个之间。10.如申请专利范围第7项所述之内部电力电压产生电路,其中,该偏压部份包含:用于将该延迟逻辑之该输出反相的第一反相装置;用于将该延迟逻辑之该输出反相的第二反相装置;一提升电晶体,该提升电晶体的源极系被连接至一外部电力电压而且其之闸极系被连接至该第一反相装置的一输出节点,当该内部电力电压系比该参考电压高时,该提升电晶体系被选通;一拉下电晶体,该拉下电晶体的源极系被连接至接地电压,其之汲极系被共同连接至该提升电晶体的汲极而且其之闸极系被连接至该第二反相装置的一输出节点,当该内部电力电压系比该参考电压低时,该拉下电晶体系被选通;及一电容器,该电容器系被连接在该偏压部份的一输出节点与该外部电力电压和接地电压中的其中一个之间。11.如申请专利范围第7项所述之内部电力电压产生电路,其中,该偏压部份包含:用于将该延迟逻辑之该输出反相的第一反相装置;用于将该延迟逻辑之该输出反相的第二反相装置;一电阻器,该电阻器具有被连接至一外部电力电压的一第一节点;一提升电晶体,该提升电晶体的源极系被连接至该电阻器的一第二节点而且其之闸极系被连接至该第一反相装置的一输出节点,当该内部电力电压系比该参考电压高时,该提升电晶体系被选通;一第一拉下电晶体,该拉下电晶体的源极系被连接至接地电压,其之汲极系被共同连接至该提升电晶体的汲极而且其之闸极系被连接至该第二反相装置的一输出节点,当该内部电力电压系比该参考电压低时,该第一拉下电晶体系被选通;用于响应于该第一反相装置之输出讯号或者该第二反相装置之输出讯号来产生一预定电压的一分压器;及一第二拉下电晶体,该第二拉下电晶体的闸极系被连接至该分压器的一输出端,其之源极系被连接至接地电压且其之汲极系被共同连接至该第一拉下电晶体的源极。12.如申请专利范围第11项所述之内部电力电压产生电路,其中,该分压器包含:一PMOS电晶体,该PMOS电晶体的源极系被连接至该外部电力电压且其之闸极系被连接至接地电压;一第一NMOS电晶体,该第一NMOS电晶体的闸极系被连接至该分压器的一输入端且其之汲极系被共同连接至该PMOS电晶体的汲极;及一第二NMOS电晶体,该第二NMOS电晶体的源极系被连接至接地电压且其之闸极和汲极系被共同连接至该第一NMOS电晶体的源极。13.如申请专利范围第11项所述之内部电力电压产生电路,其中,该偏压部份更包含:一电容器,该电容器系被连接在该偏压部份的一输出节点与该外部电力电压和接地电压中的其中一个之间。14.如申请专利范围第7项所述之内部电力电压产生电路,其中,该偏压部份包含:用于将该延迟逻辑之该输出反相的第一反相装置;用于将该延迟逻辑之该输出反相的第二反相装置;一提升电晶体,该提升电晶体的闸极系被连接至该第一反相装置的一输出节点,而且当该内部电力电压系比该参考电压高时,该提升电晶体系被选通;一第一拉下电晶体,该第一拉下电晶体的源极系被连接至接地电压,其之汲极系被共同连接至该提升电晶体的汲极而且其之闸极系被连接至该第二反相装置的一输出节点,当该内部电力电压系比该参考电压低时,该拉下电晶体系被选通;用于响应于该第一反相装置之输出讯号或者该第二反相装置之输出讯号来产生一预定电压的一分压器;及一第二拉下电晶体,该第二拉下电晶体的闸极系被连接至该分压器的一输出端,其之源极系被连接至接地电压且其之汲极系被共同连接至该第一垃下电晶体的源极;及一电容器,该电容器系被连接在该偏压部份的一输出节点与该外部电力电压和接地电压中的其中一个之间。15.如申请专利范围第14项所述之内部电力电压产生电路,其中,该分压器包含:一PMOS电晶体,该PMOS电晶体的源极系被连接至该外部电力电压且其之闸极系被连接至接地电压;一第一NMOS电晶体,该第一NMOS电晶体的闸极系被连接至该分压器的一输入端且其之汲极系被共同连接至该PMOS电晶体的汲极;及一第二NMOS电晶体,该第二NMOS电晶体的源极系被连接至接地电压且其之闸极和汲极系被共同连接至该第一NMOS电晶体的源极。16.如申请专利范围第7项所述之内部电力电压产生电路,更包含:用于将在该偏压部份之一输出节点处的电压预先充电的一预先充电部份。17.如申请专利范围第7项所述之内部电力电压产生电路,其中,该驱动器包含:一PMOS电晶体,该PMOS电晶体的源极系被连接至一外部电力电压,其之汲极系被连接至该内部电力电压且其之闸极系被连接至该偏压部份的输出节点俾可驱动该内部电力电压。图式简单说明:第一图系显示一习知内部电力电压产生电路的图示;第二图系显示本发明第一实施例之内部电力电压产生电路的图示;第三图系显示本发明第二实施例之内部电力电压产生电路的图示;第四图系显示本发明第三实施例之内部电力电压产生电路的图示;及第五图系显示本发明第四实施例之内部电力电压产生电路的图示。 |
