| 主权项 |
1.一种在半导体基板之中形成埋藏层的方法,系在半导体基板之中形成埋入式集极,然后在集极上方的半导体基板之中制作电晶体元件的基极与射极,制作埋入式集极的制程步骤系包括下列步骤:a.在半导体基板的表面沉积垫氧化层与氮化矽层;b.蚀刻该垫氧化层与氮化矽层,露出部份的该半导体基板的表面;c.进行离子布植制程,在该半导体基板之中搀杂杂质,在该基板之中形成埋藏层,作为电晶体元件的埋入式集极;d.进行热氧化制程,在露出的该半导体基板的表面形成氧化层;e.去除一部份的该氮化矽层,留下在该氧化层之间的该氮化矽层,覆盖在该半导体基板的表面,定义出电晶体元件的主动区;f.进行热制程,在未被该氮化矽层覆盖的区域形成场氧化层,并使该埋藏层的区域扩大,使得该埋藏层与该场氧化层围住该半导体基板的一部份,作为电晶体元件的主动区;g.在电晶体的主动区,进行后续的电晶体制程。2.如申请专利范围第1项所述在半导体基板之中形成埋藏层的方法,如制作NPN型电晶体,在步骤b所搀杂的杂质为五价的杂质离子。3.如申请专利范围第1项所述在半导体基板之中形成埋藏层的方法,如制作PNP型电晶体,在步骤b所搀杂的杂质为三价的杂质离子。4.如申请专利范围第1项所述在半导体基板之中形成埋藏层的方法,其中步骤c所述离子布植的能量强度系介于200KeV到1MeV之间。5.如申请专利范围第1项所述在半导体基板之中形成埋藏层的方法,其中步骤c所述离子布植剂量系介于51014到61015原子/平方公分之间。6.如申请专利范围第1项所述在半导体基板之中形成埋藏层的方法,其中步骤f所述热制程的温度系介于950℃到1100℃之间。7.一种在半导体基板之中形成埋藏层的方法,系在半导体基板之中形成埋藏层,然后在埋藏层上方的半导体基板之中制作积体电路,制作埋藏的制程步骤系包括下列步骤:a.在半导体基板的表面沉积垫氧化层与氮化矽层;b.蚀刻该垫氧化层与氮化矽层,露出部份的该半导体基板的表面;c.进行离子布植制程,在该半导体基板之中搀杂杂质,在该基板之中形成埋藏层,作为积体电路的埋藏层;d.进行热氧化制程,在露出的该半导体基板的表面形成氧化层;e.去除一部份的该氮化矽层,留下在该氧化层之间的该氮化矽层,覆盖在该半导体基板的表面,定义出积体电路的主动区;f.进行热制程,在未被该氮化矽层覆盖的区域形成场氧化层,并使该埋藏层的区域扩大,使得该埋藏层与该场氧化层围住该半导体基板的一部份,作为积体电路的主动区;g.在积体电路的主动区,进行后续的积体电路制程。8.如申请专利范围第7项所述在半导体基板之中形成埋藏层的方法,其中步骤c所述离子布植的能量强度系介于200KeV到1MeV之间。9.如申请专利范围第7项所述在半导体基板之中形成埋藏层的方法,其中步骤c所述离子布植剂量系介于51014到61015原子/平方公分之间。10.如申请专利范围第7项所述在半导体基板之中形成埋藏层的方法,其中步骤f所述热氧化制程的温度系介于950℃到1100℃之间。图式简单说明:第一图系显示习知技术在半导体基板形成埋藏层的制程剖面示意图。第二图系显示利用习知技术在埋藏层的表面,沉积一层磊晶矽层的制程剖面示意图,可以在磊晶矽层之中制造电晶体元件。第三图系显示利用离子布植方法,在半导体基板之中形成埋藏层的剖面示意图。第四图系显示在露出的半导体基板的表面形成二氧化矽层的剖面示意图。第五图系显示形成光阻层的剖面示意图,位于积体电路之主动区的上方。第六图系显示在积体电路主动区的周围形成场氧化层的剖面示意图,埋藏层与场氧化层在半导体基板之中围成一主动区。 |
