| 主权项 |
1.一种半导体装置,系藉由具有于半导体基片上经予选择性形成的场屏蔽绝缘膜,及于前述场屏蔽绝缘膜之上部形成的场屏蔽闸电极之场分离构造进行元件间分离而成者,其中该场分离构造为具有为覆盖前述场屏蔽闸电极之上面而形成的耐氧化性膜、覆盖前述耐氧化性膜之上面的第1氧化膜与覆盖前述第1氧化膜,前述耐氧化性膜及前述场屏蔽闸电极之侧面的第2氧化膜。2.一种半导体装置,系藉由具有于半导体基片上经予选择性形成的屏蔽绝缘膜,及于前述场屏蔽绝缘膜之上部形成的场屏蔽闸电极之场分离构造进行元件间分离而成者,其中该场分离构造为具有为覆盖前述场屏蔽闸电极之上面的第1氧化膜,覆盖前述第1氧化膜及前述场屏蔽闸电极之侧面的氧化膜,与为覆盖前述场屏蔽闸电极及第2氧化膜之下面而形成的耐氧化性膜。3.一种半导体装置,系藉由具有于半导体基片上经予选择性形成的场屏蔽绝缘膜,及于前述场屏蔽绝缘膜之上部形成的场屏蔽闸电极之场分离构造进行元件间分离而成者,其中该场分离构造为具有覆盖前述场屏蔽闸电极之上面的第1氧化膜,覆盖前述第1氧化膜之上面的耐氧化性膜,及至少覆盖前述第1氧化膜及前述场屏蔽闸电极之侧面的第2氧化膜。4.一种半导体装置,系藉由具有于半导体基片上经予选择性形成的场屏蔽绝缘膜,及于前述场屏蔽绝缘膜之上部形成的场屏蔽闸电极之场分离构造进行元件间分离而成者,其中该场屏蔽绝缘膜为具有耐氧化性之膜,该场分离构造为具有为覆盖前述场屏蔽闸电极之上面而形成的第1耐氧化性膜,及为覆盖前述第1耐氧化性膜及前述场屏蔽闸电极之侧面而形成的第2耐氧化性膜。5.一种半导体装置,系藉由具有于半导体基片上经予选择性形成的场屏蔽绝缘性,及于前述场屏蔽绝缘膜之上部形成的场屏蔽闸电极之场分离构造进行元件间分离方式者,其中该场分离构造为具有覆盖前场屏蔽闸电极之上面的第1氧化膜与覆盖前述第1氧化膜及前述场屏蔽闸电极之侧面的第2氧化膜,而藉由前述场分离构造进行元件间分离之元件为MOS电晶体,前述第1氧化膜之厚度系较形成于前述MOS电晶体的闸电极之端面上为形成前述MOS电晶体之低掺杂汲层而设的侧壁氧化膜与不欲形成矽化物膜之前述MOS电晶体之部分上形成的矽化物保护膜之厚度之合计为厚的。6.一种半导体装置之制造方法,系藉由具有于半导体基片上经予选择性形成的场屏蔽绝缘膜,及于前述场屏蔽绝缘膜之上部形成的场屏蔽闸电极之场分离构造进行元件间分离的半导体装置之制造方法,具有:(a)于前述半导体基片上全面的形成前述场屏蔽绝缘膜之步骤,(b)于前述场屏蔽绝缘膜上选择性的形成依序经积层的前述场屏蔽闸电极、耐氧化性膜、第1氧化膜之积层体的步骤,(c)形成覆盖前述第1氧化膜、前述耐氧化性膜及前述场屏蔽闸电极之侧面的第2氧化膜之步骤,而前述步骤(c)系包含(c-1)为覆盖前述场屏蔽绝缘膜及前述积层体而形成氧化膜之步骤,(c-2)藉由异向性乾蚀刻法使前述场屏蔽绝缘膜上之前述氧化膜的厚度变薄之步骤(c-3)藉由湿蚀刻法去除前述场屏蔽绝缘膜上之前述氧化膜,同时选择性的去除前述场屏蔽绝缘膜而成。7.一种半导体装置之制造方法,系藉由具有于半导体基片上经予选择性形成的场屏蔽绝缘膜,及于前述场屏蔽绝缘膜之上部形成的场屏蔽闸电极之场分离构造进行元件间分离的半导体装置之制造方法,具有:(a)于前述半导体基片上依序全面的形成前述场屏蔽绝缘膜及耐氧化性膜之步骤,(b)于前述耐氧化性膜上选择性的形成依序经积层的前述场屏蔽闸电极,第1氧化膜之积层体的步骤,(c)形成前述第1氧化膜,覆盖前述场屏蔽闸电极之侧面的第2氧化膜之步骤,而前述步骤(c)系包含,(c-1)为覆盖前述耐氧化性膜及前述积层体而形成氧化膜之步骤,(c-2)藉由异向性乾蚀刻法去除前述氧化膜,形成前述第2氧化膜之步骤,(c-3)以前述第2氧化膜为掩膜,藉由湿蚀刻法选择性的去除前耐氧化性膜之步骤,及(c-4)以前述耐氧化性膜为掩膜,藉由湿蚀刻法选择性的去除前述场屏蔽绝缘膜之步骤。8.一种半导体装置之制造方法,系藉由具有于半导体基片上经予选择性形成的场屏蔽绝缘膜,及于前述场屏蔽绝缘膜之上部形成的场屏蔽闸电极之场分离构造进行元件间分离的半导体装置之制造方法,具有:(a)于前述半导体基片上选择性的形成依序经积层有前述场屏蔽绝缘膜,前述场屏蔽闸电极,第1氧化膜,第1耐氧化性膜之积层体的步骤,(b)形成至少覆盖前述第1氧化膜及前述场屏蔽闸电极之侧面的第2氧化膜之步骤,(c)植入氮离子于前述第2氧化膜内,于前述第2氧化膜之表面上形成第2耐氧化性膜之步骤。9.一种半导体装置之制造方法,系藉由具有于半导体基片上经予选择性形成的场屏蔽绝缘膜,及于前述场屏蔽绝缘膜之上部形成的场屏蔽闸电极之场分离构造进行元件间分离的半导体装置之制造方法,具有:(a)于前述半导体基片上全面的形成前述场屏蔽绝缘膜作为具有耐氧化性之膜的步骤,(b)于前述场屏蔽绝缘膜上选择性的形成依序积层有前述场屏蔽闸电极,第1耐氧化性膜之积层体的步骤(c)为覆盖前述第1耐氧化性膜及前述积层体而形成耐氧化性之膜,藉由异向性乾蚀刻法去除该耐氧化性之膜及前述埸屏蔽绝缘膜,形成覆盖前述第1耐氧化性膜及前述场屏蔽闸电极之侧面的第2耐氧化性膜。图式简单说明:第一图为表示与本发明有关的实施态样1之半导体装置的制造步骤之图。第二图为表示与本发明有关的实施态样1之半导体装置的制造步骤之图。第三图为表示与本发明有关的实施态样1之半导体装置的制造步骤之图。第四图为表示与本发明有关的实施态样1之半导体装置的制造步骤之图。第五图为表示与本发明有关的实施态样1之半导体装置的制造步骤之图。第六图为表示与本发明有关的实施态样1之半导体装置的制造步骤之图。第七图为表示与本发明有关的实施态样1之半导体装置的制造步骤之图。第八图为表示与本发明有关的实施态样1之半导体装置的制造步骤之图。第九图为表示与本发明有关的实施态样1之半导体装置的制造步骤之图。第十图为表示与本发明有关的实施态样1之半导体装置的变形例之制造步骤图。第十一图为表示与本发明有关的实施态样1之半导体装置的变形例之制造步骤图。第十二图为表示与本发明有关的实施态样1之半导体装置的变形例之制造步骤图。第十三图为表示与本发明有关的实施态样1之半导体装置的变形例之制造步骤图。第十四图为说明矽化物保护膜之图。第十五图为说明矽化物保护膜之图。第十六图为说明矽化物保护膜之图。第十七图为表示与本发明有关的实施态样2之半导体装置的制造步骤图。第十八图为表示与本发明有关的实施态样2之半导体装置的制造步骤图。第十九图为表示与本发明有关的实施态样2之半导体装置的制造步骤图。第二十图为表示与本发明有关的实施态样2之半导体装置的制造步骤图。第二十一图为表示与本发明有关的实施态样2之半导体装置的制造步骤图。第二十二图为表示与本发明有关的实施态样2之半导体装置的制造步骤图。第二十三图为表示与本发明有关的实施态样2之半导体装置的制造步骤图。第二十四图为表示与本发明有关的实施态样2之半导体装置的制造步骤图。第二十五图为表示与本发明有关的实施态样2之半导体装置的制造步骤图。第二十六图为表示与本发明有关的实施态样2之半导体装置的制造步骤图。第二十七图为表示与本发明有关的实施态样2之半导体装置的制造步骤图。第二十八图为表示与本发明有关的实施态样2之半导体装置的制造步骤图。第二十九图为表示与本发明有关的实施态样3之半导体装置的制造步骤图。第三十图为表示与本发明有关的实施态样3之半导体装置的制造步骤图。第三十一图为表示与本发明有关的实施态样3之半导体装置的制造步骤图。第三十二图表示与本发明有关的实施态样3之半导体装置的制造步骤图。第三十三图表示与本发明有关的实施态样3之半导体装置的制造步骤图。第三十四图表示与本发明有关的实施态样3之半导体装置的制造步骤图。第三十五图表示与本发明有关的实施态样3之半导体装置的制造步骤图。第三十六图表示与本发明有关的实施态样3之半导体装置的制造步骤图。第三十七图表示与本发明有关的实施态样3之半导体装置的制造步骤图。第三十八图表示与本发明有关的实施态样3之半导体装置的制造步骤图。第三十九图为表示与本发明有关的实施态样4之半导体装置的制造步骤图。第四十图为表示与本发明有关的实施态样4之半导体装置的制造步骤图。第四十一图为表示与本发明有关的实施态样4之半导体装置的制造步骤图。第四十二图为表示与本发明有关的实施态样4之半导体装置的制造步骤图。第四十三图为表示与本发明有关的实施态样5之半导体装置的制造步骤图。第四十四图为表示与本发明有关的实施态样5之半导体装置的制造步骤图。第四十五图为表示与本发明有关的实施态样5之半导体装置的制造步骤图。第四十六图为表示与本发明有关的实施态样5之半导体装置的制造步骤图。第四十七图为表示与本发明有关的实施态样5之半导体装置的制造步骤图。第四十八图为表示与本发明有关的实施态样5之半导体装置的制造步骤图。第四十九图为表示与本发明有关的实施态样5之半导体装置的制造步骤图。第五十图为表示与本发明有关的实施态样5之半导体装置的制造步骤图。第五十一图为表示与本发明有关的实施态样5之半导体装置的制造步骤图。第五十二图为表示与本发明有关的实施态样5之半导体装置的制造步骤图。第五十三图为表示与本发明有关的实施态样6之半导体装置的制造步骤图。第五十四图为表示与本发明有关的实施态样6之半导体装置的制造步骤图。第五十五图为表示与本发明有关的实施态样6之半导体装置的制造步骤图。第五十六图为表示与本发明有关的实施态样6之半导体装置的制造步骤图。第五十七图为表示与本发明有关的实施态样6之半导体装置的制造步骤图。第五十八图为表示与本发明有关的实施态样7之半导体装置的制造步骤图。第五十九图为表示与本发明有关的实施态样7之半导体装置的制造步骤图。第六十图为表示与本发明有关的实施态样7之半导体装置的制造步骤图。第六十一图为表示与本发明有关的实施态样7之半导体装置的制造步骤图。第六十二图为表示与本发明有关的实施态样7之半导体装置的制造步骤图。第六十三图为表示与本发明有关的实施态样7之半导体装置的制造步骤图。第六十四图为表示与本发明有关的实施态样8之半导体装置的制造步骤图。第六十五图为表示与本发明有关的实施态样8之半导体装置的制造步骤图。第六十六图为表示与本发明有关的实施态样8之半导体装置的制造步骤图。第六十七图为表示与本发明有关的实施态样8之半导体装置的制造步骤图。第六十八图为表示与本发明有关的实施态样8之半导体装置的制造步骤图。第六十九图为表示与本发明有关的实施态样8之半导体装置的制造步骤图。第七十图为表示与本发明有关的实施态样9之半导体装置的制造步骤图。第七十一图为表示与本发明有关的实施态样9之半导体装置的制造步骤图。第七十二图为表示与本发明有关的实施态样9之半导体装置的制造步骤图。第七十三图为表示与本发明有关的实施态样9之半导体装置的制造步骤图。第七十四图为表示与本发明有关的实施态样9之半导体装置的制造步骤图。第七十五图为表示与本发明有关的实施态样9之半导体装置的制造步骤图。第七十六图为表示与本发明有关的实施态样9之半导体装置的制造步骤图。第七十七图为表示与本发明有关的实施态样9之半导体装置的制造步骤图。第七十八图为表示与本发明有关的实施态样9之半导体装置的制造步骤图。第七十九图为表示与本发明有关的实施态样10之半导体装置的构成图。第八十图为说明与本发明有关的实施态样10之图。第八十一图为说明与本发明有关的实施态样10之图。第八十二图为表示具有场分离构造之半导体装置的全体构成之斜视图。第八十三图为表示习知半导体装置之制造步骤图。第八十四图为表示习知半导体装置之制造步骤图。第八十五图为表示习知半导体装置之制造步骤图。第八十六图为表示习知半导体装置之制造步骤图。第八十七图为表示习知半导体装置之制造步骤图。第八十八图为表示习知半导体装置之制造步骤图。第八十九图为表示习知半导体装置之制造步骤图。第九十图为表示习知半导体装置之制造步骤图。第九十一图为表示习知半导体装置之制造步骤图。第九十二图为表示习知半导体装置之制造步骤图。第九十三图为表示习知半导体装置之制造步骤图。第九十四图为表示习知半导体装置之制造步骤图。第九十五图为表示习知半导体装置之制造步骤图。第九十六图为表示习知半导体装置之制造步骤图。第九十七图为表示习知半导体装置之制造步骤图。第九十八图为表示习知半导体装置之制造步骤图。第九十九图为表示习知半导体装置之制造步骤图。第一○○图为表示习知半导体装置之制造步骤图。第一○一图为表示习知半导体装置之制造步骤图。 |
