| 主权项 |
1.一种取样振幅读取通道,该通道利用置于储存媒 体上之 读取头来取样类比读取讯号以产生一连串的离散 时间取样 値,然后从此値读取资料,包含:(a)一种取样装置用 来 取样类比读取讯号以产生离散时间取样値;(b)一种 等化 器,包含一余数系统FIR滤波器,响应该离散时间取 样値 ,用来根据目标响应以产生等化取样値;(c)时序回 复, 响应该等化取样値,用来产生同步取样値;及(d)一 种离 散时间序列侦测器,用来侦测来自同步取样値的资 料。2.如申请专利范围第1项的取样振幅读取通道, 进一步包 含:(a)一种二进位到余数系统的转换器,用来将离 散时 间取样値从二进位表示法转换成余数系统表示法; 及(b) 一种余数系统到二进位的转换器,用来将等化取样 値从余 数系统表示法转换成二进位表示法。3.如申请专 利范围第1项的取样振幅读取通道,其中余数 系统FIR滤波器包含"快速"编码。4.如申请专利范围 第1项的取样振幅读取通道,其中时序 回复包含一根据余数系统执行的内插FlR滤波器。5 .如申请专利范围第4项的取样振幅读取通道,其中 内插 FIR滤波器包含"快速"编码。6.如申请专利范围第1 项的取样振幅读取通道,其中等化 器为适应性。7.如申请专利范围第6项的取样振幅 读取通道,其中余数 系统FIR滤波器包含一限制于预先决定频率上的频 谱。8.如申请专利范围第7项的取样振幅读取通道, 进一步包 含一限制余数系统FIR滤波器的频谱之直角投射运 算。9.如申请专利范围第6项的取样振幅读取通道, 其中余数 系统FIR滤波器包含复数个余数系统系数,进一步包 含:( a)一用来计算更新二进位系数的系数转接器;及(b) 一二 进位到余数系统的转换器,用来将更新的二进位系 数转换 成更新的余数系统系数。10.一种取样振幅读取通 道,此通道利用置于储存媒体上 之读取头来取样类比读取讯号以产生一连串的离 散时间取 样値,然后从此値读取资料,包含:(a)一种取样装置 用 来取样类比读取讯号以产生离散时间取样値;(b)一 等化 器,响应该离散时间取样値,用来根据一目标响应 以产生 等化取样値;(c)内插时序回复包含一用来产生同步 取样 値的余数系统FIR滤波器;及(d)一离散时间序列侦测 器, 用来侦测来自同步取样値的资料。11.如申请专利 范围第10项的取样振幅读取通道,内插时 序回复进一步包含:(a)一种二进位列余数系统的转 换器 ,用来将输入取样値从二进位表示法转换成余数系 统表示 法;及(b)一种余数系统到二进位的转换器,用来将 输出 取样値从余数系统表示法转换成二进位表示法。 12.如申请专利范围第10项的取样振幅读取通道,其 中余 数系统FIR滤波器包含"快速"编码。13.如申请专利 范围第10项的取样振幅读取通道,其中等 化器包含一根据余数系统执行的等化FIR滤波器。 14.如申请专利范围第13项的取样振幅读取通道,其 中等 化FIR滤波器包含"快速"编码。15.如申请专利范围 第10项的取样振幅读取通道,其中等 化器为适应性。16.如申请专利范围第15项的取样 振幅读取通道,其中等 化FIR滤波器包含一限制于预先决定频率上的频谱 。17.如申请专利范围第15项的取样振幅读取通道, 进一步 包含一限制等化FIR滤波器的频谱之直角投射运算 。18.如申请专利范围第15项的取样振幅读取通道, 其中等 化FIR滤波器包含复数个余数系统系数,进一步包含 :(a) 一用来计算更新二进位系数的系数转换器;及(b)一 二进 位到余数系统的转换器,用来将更新的二进位系数 转换成 更新的余数系统系数。图式简单说明:第一图为传 统取样 振幅记录通道的方块图。第二图A显示一具有多个 同心圆 磁轨包含多个使用者资料扇区与嵌入伺服资料楔 型的磁性 碟片之示范资料格式。第二图B显示一使用者资料 扇区的 示范格式。第三图为本发明改良的取样振幅读取 通道,其 中包含内插时序回复与适应性等化器,这两者都包 含一 RNS FIR滤波器。第四图A为之前包含将取样VFO与鲍 率同 步的取样时序回复之详细方块图。第四图B为本发 明的内 插时序回复之详细方块图,其中包含大体上计算内 插取样 値与鲍率同步的内插器。第五图说明与取得前提 下内插鲍 率取样有关的通道取样。第六图显示为时序回复 内插器所 进行的余数系统FIR滤波器实行。第七图叙述为时 序回复 内插器所进行的成本降低实行。第八图A为取样振 幅读取 通道内传统适应性、离散时间等化滤波器的方块 图。第八 图B显示本发明根据余数系统表示法所实行的适应 性、离 散时间等化器。第八图C显示本发明适应性、离散 时间等 化器的另一个实例。第九图A说明限制在一平常频 率的1/4 时间内本发明适应性滤波器的增益响应。第九图B 显示限 制在一平常频率的1/4时间内本发明适应性滤波器 的相位 响应。第十图说明本发明限制适应性滤波器的增 益与相位 响应直角投射运算之运算。第十一图A显示降低成 本直角 运算的实行。第十一图B显示降低成本直角投射运 算的另 一个实例。第十一图C说明第十一图B内降低成本 直角投射 运算所使用的斜度平均电路。第十一图D还是显示 本发明 降低成本直角投射运算的另一个实例。第十二图A 说明用 于叙述简化特定电路图的左右对称切换符号。第 十二图B 呈现第十二图A的切换符号之真实MOS电路。第十三 图为一 快速RNS系统内两组模3位数相加的示范电路图。第 十四图 为一快速RNS系统内两组模3位数相减的示范电路图 。第十 五图为一快速RNS系统内两组模3位数相乘的示范电 路图。 第十六图为一将实数10(常数)的RNS同等品(103)与3.5. 7快速RNS系统内任一快速RNS输入相加的示范电路图 。第 十七图为一将实数10(常数)的RNS同等品(103)与3.5.7 快速RNS系统内任一快速RNS输入相减的示范电路图 。第十 八图为3.5.7快速RNS系统内乘以10的示范电路图。第 十 九图为3.5.7快速RNS系统内改变符号(乘以-1)的示范 电 路图。第二十图为快速RNS系统内某些运算连结的 示范电 路图。第二十一图为未加符号的二进位数之转换 至3.5. 7快速RNS系统表示法的电路之方块图。第二十二图 为未加 符号的二进位数之转换至快速RNS系统的模3与模5 位数之 电路图。第二十三图为未加符号的二进位数之转 换至快速 RNS系统的模3之另一个电路图。第二十四图为一说 明当特 定快速RNS输入线预先定义后可变电路的简单化之 电路图 ,在本状况下为一加总器简化。第二十五图为使用 最显着 的位元第一类电路来将未加符号的二进位数之转 换至3.5 、7快速RNS系统表示法的电路之方块图。第二十六 图为二 的余数二进位数之转换至此数的快速RNS表示法之 方块图 。第二十七图A为一表现在13.5.7.11.2快速RNS型式 内决定位数X的符号之方块图。第二十七图B为用 于第二十 七图A内符号的图样来指示数値模数(线的数量)内 的改变 。第二十八图为一将第二十七图A的相减器D30之模 数从13 改变到5的电路图。第二十九图为一将到达第二十 七图A的 相减器D36之一组两个输入的模数从13改变到2的电 路图。 第三十图A及第三十图B说明x2-al mod(5)的线路0之第 二 十八图的电路与第二十七图A的相减器D30之连结, 以及第 三十图A与第三十图C说明x2-al mod(5)的线路1之第二 十 八图的电路与第二十七图A的相减器D30之连结。第 三十一 图为一换算器的方块图,以及一快速RNS系统内迷失 于换 算中的RNS位数重生之方块图。第三十二图为一表 现于快 速RNS型式内位数X的转换至位数X的二进位表示法 示范电 路之方块图。第三十三图说明一直接来自具有二 进位输入 与二进位输出及快速RNS内部调换实行的四分接有 限脉冲 响应(FIR)滤波器。第三十四图显示用于在直接型 式内实 行一RNS FIR滤波器的部份加总器树枝状。 |
