| 主权项 |
1.一种半导体装置,其特征在于:备有:具有主表面之第1导电型的半导体基板,以及形成自上述半导体基板之主表面在深度方向延伸存在之第2导电型杂质浓度轮廓之第2导电型的杂质领域,上述半导体基板具有自上述主表面在深度方向延伸存在之第1导电型的杂质浓度轮廓,上述第1导电型杂质浓度轮廓具有低浓度领域,在距上述主表面之第1深度具有杂质浓度的第1极大点,在较上述第1深度为深的第2深度具有杂质浓度的第2极大点,以及在较上述第2深度为深的领域具有较上述第1与第2极大点为小之杂质浓度,上述第2导电型之杂质浓度轮廓,在上述低浓度领域中与上述第1导电型之杂质浓度轮廓交叉而形成接合点,在自上述主表面到上述接合点为止的领域具有较上述第1导电型之杂质浓度轮廓所表示之杂质浓度为高的第2导电型的杂质浓度,更者,在上述第1深度与上述第2深度之间的领域具有极小点或变曲点。2.如申请专利范围第1项之半导体装置,上述第1导电型之杂质浓度轮廓,在较上述接合点为深的第3深度具有杂质浓度的第3极大点。3.如申请专利范围第1项之半导体装置,上述第2导电型之杂质浓度轮廓,在上述第1深度的附近具有杂质浓度的第1极大点以及在上述第2深度的附近具有杂质浓度的第2极大点。4.如申请专利范围第3项之半导体装置,上述第2导电型之杂质浓度轮廓之上述第1与第2极大点分别具有较上述第1导电型之杂质浓度轮廓之上述第1与第2极大点为大的杂质浓度。5.如申请专利范围第2项之半导体装置,上述第1导电型之杂质浓度轮廓之上述第1.第2以及第3极大点分别表示场效电晶体之临界电压调整用之杂质领域,防止反转用之杂质领域以及形成阱用之杂质领域的峰値浓度。6.如申请专利范围第1项之半导体装置,备有场效电晶体,上述场效电晶体包含:经由闸绝缘膜形成在上述半导体基板之主表面上的闸极以及位在上述闸极的两侧而形成在上述半导体基板之主表面的第2导电型之第1与第2源极.汲极领域,上述第1源极.汲极领域包含上述第2导电型的杂质领域,更者则备有如形成与上述第1源极.汲极领域接触的导电层。7.如申请专利范围第6项之半导体装置,在上述闸极下方之上述半导体基板的领域备有临界电压调整用的杂质领域,该杂质领域的峰値浓度相当于上述第1导电型之杂质浓度轮廓之上述第1极大点。8.如申请专利范围第6项之半导体装置,上述导电层乃构成一形成与上述第1源极.汲极领域接触之电容器的电极。9.如申请专利范围第6项之半导体装置,备有可使上述场效电晶体在电气上分离之元件分离绝缘膜以及在上述元件分离绝缘膜之下方之上述半导体基板的领域备有防止反转用杂质领域,该杂质领域之峰値浓度则相当于上述第1导电型之杂质浓度轮廓之上述第2极大点。10.一种半导体装置之制造方法,其特征在于:在第1导电型之半导体基板之主表面形成元件分离绝缘膜的工程;为了在上述元件分离绝缘膜之下方的上述半导体基板的领域形成防止反转用之第1导电型的杂质领域,以第1注入量将第1导电型的杂质的离子注入到距上述主表面之第1深度处的第1注入工程;为了在上述元件分离绝缘膜之间之上述半导基板的领域形成临界电压调整用之第1导电型之杂质领域,以第2注入量将第1导电型的杂质的离子注入到较上述第1深度为浅的第2深度处的第2注入工程;经由闸极绝缘膜在上述元件分离绝缘膜之间之上述半导体基板的领域形成闸极的工程;位于上述闸极的两侧,在上述半导体基板的主表面形成第2导电型之第1与第2源极.汲极领域的工程;在上述第1源极.汲极领域中,在距上述主表面为上述第1深度处的附近,以成为较第1注入量所得到之杂质浓度为高之杂质浓度的第3注入量将第2导电型之杂质的离子注入的第3注入工程;在上述第1源极.汲极领域中,在距上述主表面为上述第2深度处的附近,以成为较上述第2注入量所得到之杂质浓度为高之杂质浓度的第4注入量,将第2导电性之杂质的离子注入的第4注入工程。11.如申请专利范围第10项之半导体装置之制造方法,在上述第1注入工程之前为了要形成第1导电型的阱领域,更备有将第1导电型之杂质的离子注入到较上述第1深度为深之第3深度处的第5注入工程。12.如申请专利范围第10项之半导体装置之制造方法,更备有如与上述第1源极.汲极领域接触般形成导电层的工程。13.如申请专利范围第10项之半导体装置之制造方法,上述第3与第4注入工程系经由使上述第1源极.汲极领域之表面露出而形之接触孔而将杂质的离子注入而进行。图式简单说明:第一图系根据发明之实施形态1之半导体装置之构造的部分断面图。第二图系表在第1图之II之位置之杂质浓度的轮廓图。第三图系表在根据发明之实施形态1之半导体之制造方法中表示第1工程的部分断面图。第四图系表在根据发明之实施形态1之半导体之制造方法中表示第2工程的部分断面图。第五图系表在根据发明之实施形态1之半导体之制造方法中表示第3工程的部分断面图。第六图系表在根据发明之实施形态1之半导体之制造方法中表示第4工程的部分断面图。第七图系表在根据发明之实施形态1之半导体之制造方法中表示第5工程的部分断面图。第八图系表在根据发明之实施形态1之半导体之制造方法中表示第6工程的部分断面图。第九图系表在根据发明之实施形态1之半导体之制造方法中表示第7工程的部分断面图。第十图系表在根据发明之实施形态1之半导体之制造方法中表示第8工程的部分断面图。第十一图系表在发明之实施形态2中表示发明例之场效电晶体之构造之模拟结果的说明图。第十二图系表在发明之实施形态2中表示发明例之杂质浓度轮廓之模拟结果的说明图。第十三图系表在发明之实施形态2中表示习知例之场效电晶体构造之模拟结果的部分断面图。第十四图系表在发明之实施形态2中表示习知例之杂质浓度输廓之模拟结果的说明图。第十五图系表在发明之实施形态2中表示比较例之场效电晶体之构造之模拟结果的部分断面图。第十六图系表在发明之实施形态2中表示比较例之杂质浓度轮廓之模拟结果的说明图。第十七图系表本发明例、习知例以及比较例之场效电晶体之闸极电压-汲极电流的模拟结果的说明图。第十八图系表当接点位置偏移时之本发明例、习知例以及比较例之场效电晶体之闸极电压-汲极电流特性之模拟结果的说明图。第十九图系表本发明例、习知例以及比较例之场效电晶体之汲极电压-汲极电流特性之模拟结果的说明图。第二十图系表当接点位置偏移时之本发明例、习知例以及比较例之场效电晶体之汲极电压-汲极电流特性之模拟结果的说明图。第二十一图系表备有习知之接点构造之半导体装置的部分断面图。第二十二图系表在第二十一图之XXII之位置中之杂质浓度轮廓的说明图。第二十三图系表备有被改善之比较例之接点构造之半导体装置的部分断面图。第二十四图系表第二十三图之XXIV之位置中之杂质浓度轮廓的说明图。第二十五图系表备有被改善之比较例之接点构造之DRAM之记忆体领域的部分断面图。第二十六图系表第二十五图之XXVI之位置中之杂质浓度轮廓的说明图。 |
