| 主权项 |
1.一种包含一类比数位转换器及一测试电路之积 体电路, 其类比数位转换器之操作系在多个类比及数位控 制信号的 控制下,后者中之一个为一时钟信号,该类比数位 转换器 包含一种输入设施,用以接收一类比输入信号,连 接至此 输入设施之类比信号比较装置,用以将此类比输入 信号与 若干参考数値比较,因而,产生一项数位顺序之个 别单元 ,连接至此类比信号比较装置之数位转换装置,用 以将此 数位顺序转换为一第一数位资料信号,以及被此控 制信号 所控制并连接至此数位转换装置之一数位输出设 施,用以 输出此第一数位资料信号,此种积体电路之特点为 该测试 电路具有一测试模式,用以选择所要供至该等设施 中之一 项,这样,才会在数位输出设施处输出一第二数位 资料信 号,此表示供一后来测试用之选择控制信号。2.根 据申请专利范围第1项所述之积体电路,其中该测 试 电路促成自类比控制信号选取一第一选择信号,并 将此第 一选择信号供应至输入设施,这样,才会在数位输 出设施 处提供对应于第一选择信号数値之一第三数位资 料信号。3.根据申请专利范围第1项所述之积体电 路,其中该测试 电路促成自数位控制信号选择一第二选择信号并 将此第二 选择信号供应至被时钟信号所控制之数位输出设 施,因而 ,在此数位输出设施处产生可以时钟信号为准表示 此第二 选择信号之定时特性之一第四数位资料信号。4. 根据申请专利范围第2项所述之积体电路,其特点 为该 测试电路亦促成自数位控制信号选择一第三选择 信号,并 将此第三选择信号供应至被时钟信号所控制之数 位输出设 施,因而,才会在此数位输出设施处产生可以时钟 信号为 准表示此第三选择信号之定时特性之一第五数位 资料信号 。5.根据申请专利范围第2或4项所述之积体电路, 其中该测 试电路促成选择由转换器外部之一节点所载着之 一类比外 部信号,并将此类比外部信号供应至输入设施,因 而,在 数位输出设施处产生可以时钟信号为准表示此类 比外部信 号之一类比数値之一第六数位资料信号。6.根据 申请专利范围第3或4项所述之积体电路,其中该测 试电路促成选择由转换器外部之一节点所载着之 一数位外 部信号,并将此数位外部信号供应至被时钟信号所 控制之 数位输出设施,因而,才会在此数位输出设施处产 生可以 时钟信号为准表示此数位外部信号之定时特性之 一第七数 位资料信号。7.根据申请专利范围第3或4项所述之 积体电路,其中该测 试电路包含一多输入逻辑电路,用以立即接收一支 组之数 位控制信号,使此逻辑电路输出处之一列脉波成为 含有此 支组之必要定时资讯,该测试电路并促成此列脉波 的选择 ,以供转移至被时钟所控制之数位输出设施,因而, 才会 在此数位输出设施处产生可表示该支组之相对定 时特性之 一第八数位资料信号。8.根据申请专利范围第6项 所述之积体电路,其中该测试 电路包含一多输入逻辑电路,用以立即接收一支组 之数位 控制信号与数位外部信号,使此逻辑电路输出处之 一列脉 波成为包含该支组之必要定时资讯,该测试电路并 促成此 脉波列之选择,以供转移至被时钟所控制之数位输 出设施 ,因而,才会在此数位输出设施处产生可表示该支 组之相 对定时特性之一第九数位资料信号。9.根据申请 专利范围第9项之积体电路,其测试电路并含 有选择装置,用以在数位电码形式之个别接收命令 的控制 下选择类比数位转换之操作模式,其第一模式为此 种类比 数位转换器之正常操作模式及第二模式为测试模 式。10.根据申请专利范围第9项所述之积体电路, 其中该选择 装置亦系于接收个别命令时在外部信号及该等控 制信号之 间选择所要测试的信号。11.一种用以测试根据前 述申请专利范围中任何项所述之 积体电路的方法,其特点为以此种测试模式而后借 助该测 试电路选择所要测试的一序列信号,以及将这样在 数位输 出设施处取得成为可用之数位资料信号与参考资 料信号作 一比较。图式简单说明:第一图为任意型式之一种 类比数 位转换器之方块图。第二图为以第一图之类比数 位转换器 为基础所根据本发明之一种类比数位转换器之方 块图。第 三图为一种全闪光(full flash)类比数位转换器之分 解图 。第四图为根据第三图之全闪光式类比数位转换 器之本发 明之一较佳具体实例。 |
