| 主权项 |
1.一种可在自动模式运作一资料封包传输元件的 方法,包 括以下步骤:指示一自动开机模式选择讯号到资料 传输元 件;架构与资料传输元件相关的暂存器来作资料传 输元件 的自动运作;以及致能一与资料封包传输元件相关 的直接 记忆体存取来传输资料到至少一程式控制列以便 在自动模 式下运作此资料封包传输元件。2.根据申请专利 范围第1项之方法,还包括取得使用直接 记忆体存取(DMA)通道0第一封包控制列(PCL)位址的 步骤 。3.根据申请专利范围第1项之方法,还包括效能DMA 主控器 到一外部远程程式载入(RPL)唯读记忆体(ROM)元件存 取的 步骤。4.根据申请专利范围第1项之方法,还包括致 能DMA主控器 到一外部PCI介面元件存取的步骤。5.根据申请专 利范围第1项之方法,还包括根据自动开机 模式选择讯号控制资料封包传输元件执行一周边 元件介面 (PCI)记忆体指令的步骤。6.根据申请专利范围第1 项之方法,还包括根据自动开机 模式选择讯号控制资料封包传输元件执行一PCI输 入/输 出(I/O)指令的步骤。7.根据申请专利范围第1项之 方法,还包括根据自动开机 模式选择讯号控制资料封包传输元件执行一PCI架 构指令 的步骤。8.一种自动开机电路以在自动模式下运 作一资料传输元件 ,包括以下步骤:指示电路用来指示一自动开机模 式选择 讯号到资料传输元件;架构与资料传输元件相关的 指令给 资料传输元件的自动运作;以及与资料封包传输元 件相关 的指示电路以传输至少一程式控制列以在自动模 式下运作 此资料封包传输元件。9.根据申请专利范围第8项 之自动开机电路,还包括取得 使用DMA通道0第一PCL自动开机电路位址的电路。10. 根据申请专利范围第8项之自动开机电路,还包括 致能 DMA主控器到一外部RPL ROM元件存取的电路。11.根据 申请专利范围第8项之自动开机电路,还包括致能 DMA主控器到一外部PCI介面元件存取的电路。12.根 据申请专利范围第8项之自动开机电路,还包括根 据 自动开机模式选择讯号控制资料封包传输元件执 行一PCI 记忆体指令的电路。13.根据申请专利范围第8项之 自动开机电路,还包括根据 自动开机模式选择讯号控制资料封包传输元件执 行一PCII /O指令的电路。14.根据申请专利范围第8项之自动 开机电路,还包括根据 自动开机模式选择讯号控制资料封包传输元件执 行一PCI 架构指令的电路。15.一种个人电脑系统,包含:至 少一使用资料封包传输 滙流排的周边;一电脑,此电脑包括:含PCI滙流排的 主 CPU;以及一PCI介面元件以提供PCI滙流排及周边的介 面 ,此PCI介面元件包括一自动开机电路用以在自动模 式运 作一资料封包传输元件,此自动开机电路包括:一 指示电 路用来指示一自动开机模式选择讯号到资料传输 元件;指 令用以将暂存器架构为与资料传输元件相关,以自 动运作 资料传输元件;以及指示电路与资料封包传输元件 相关, 用以传输资料到至少一程式控制列以在自动模式 下运作此 资料封包传输元件。16.根据申请专利范围第15项 之个人电脑系统,还包括取 得使用DMA通道0第一PCL自动开机电路位址的电路。 17.根据申请专利范围第15项之个人电脑系统,还包 括致 能DMA主控器到一外部RPL ROM元件存取的电路。18.根 据申请专利范围第15项之个人电脑系统,还包括致 能DMA主控器到一外部PCI介面元件存取的电路。19. 根据申请专利范围第15项之个人电脑系统,还包括 根 据自动开机模式选择讯号控制资料封包传输元件 执行一 PCI记忆体指令的电路。20.根据申请专利范围第15 项之个人电脑系统,还包括根 据自动开机模式选择讯号控制资料封包传输元件 执行一 PCII/O指令的电路。图式简单说明:第一图描述结合 目前 本发明个人电脑环境操作的纵观。第二图提供目 前本发明 功能逻辑一般操作的纵观。第三图描述目前本发 明比较逻 辑的纵观。第四图提供目前本发明功能逻辑更详 细的概念 表示。第五图更详细地描述目前本发明封包接收 逻辑的档 头比较器功能。第六图到第九图描述应用到目前 发明配合 资料组栏位可能的资料値。第十图描述目前本发 明可程式 选择读取资料正反器(flip-flop)的本体。第十一图 举一 使用目前发明之可程式位元选择之位址栏位的例 子。第十 二图提供一直接记忆体存取、同时多工多通道环 境的图式 ,以描述目前发明直接记忆体(DMA)指令的程序操作 。第 十三图为描述基于目前可运作通道优先指定的图 表。第十 四图显示目前发明可用在自动开机功能介面元件 构造的一 部分。第十五图系当第十四图的自动开机接脚设 为启动时 ,提供对映于内部周边元件介面(PCI)位址滙流排的 位元 31及位元30一周边元件介面(PCI)主滙流排指令之表 格。 第十六图为目前发明区域滙流排介面的方块图。 第十七图 显示目前发明侦测水平或垂直同步讯号介面逻辑 元件的存 在。第十八图描述目前发明另一方面,包括将单一 资料封 包的运作指到单一的扫描线。第十九图显示目前 对映单一 资料封包到多重视讯扫描线的扫描线主体的运作 。第二十 图描述一使用于目前发明直接记忆体存取封包处 理器封包 控制资料结构及资料缓冲记忆体对映。第二十一 图A-C为 目前发明直接记忆体存取(DMA)封包处理运作的部 分流程 图。第二十二图A-C为目前发明直接记忆体存取(DMA )显示 非同步传输运作的部分流程图。第二十三图为目 前发明直 接记忆体存取(DMA)显示同步传输运作的部分流程 图。第 二十四图A-B提供目前发明实例辅助功能的流程图 。第二 十五图为目前发明直接记忆体存取(DMA)显示区域 滙流排 出入周边元件介面(PCI)滙流排运作的部分流程图, 以及 第二十六图A-B为出现在目前发明高位准下,先进先 出( FIFO)电路的功能示意图。 |
