发明名称 | 集成半导体电路 | ||
摘要 | 集成半导体电路,含有一个形成在半导体衬底(2)上的并有一个有源pn结(6)的器件(3),有源pn结(6)形成在一个第一电导类型的第一半导体区(4)和一个第二电导类型的第二半导体区(5)之间,并且含有一个被分配给器件(3)并用来消耗一些过电压和/或静电充电的保护电路(8)。被分配给器件(3)的保护电路(8)有一个保护性pn结(9),保护性pn结(9)形成在半导体载体(7)上并有一个配置在半导体载体(7)内的第一电导类型的第一半导体载体区(10)和一个第二电导类型的第二半导体载体区(11),第二电导类型的第二半导体载体区(11)被电学上耦合到形成在半导体衬底(2)中的第一电导类型的第一半导体区(4)。 | ||
申请公布号 | CN1214803A | 申请公布日期 | 1999.04.21 |
申请号 | CN97193435.5 | 申请日期 | 1997.03.13 |
申请人 | 西门子公司 | 发明人 | W·库尔曼;N·思塔斯;H·L·阿尔特豪斯;W·思佩斯 |
分类号 | H01L33/00 | 主分类号 | H01L33/00 |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 马铁良;叶恺东 |
主权项 | 1.集成半导体电路,含有一个形成在半导体衬底(2)上的并有一个有源pn结(6)的器件(3),有源pn结(6)形成在一个第一电导类型的第一半导体区(4)和一个第二电导类型的第二半导体区(5)之间,并且含有一个被分配给器件(3)并用来消耗一些过电压和/或静电充电的保护电路(8),其特征在于,被分配给器件(3)并用来消耗一些过电压和/或静电充电的保护电路(8)有一个保护性pn结(9),保护性pn结(9)形成在半导体载体(7)上,并有一个配置在半导体载体(7)内的第一电导类型的第一半导体载体区(10)和一个第二电导类型的第二半导体载体区(11),并且第二电导类型的第二半导体载体区(11)被电学上耦合到形成在半导体衬底(2)中的第一电导类型的第一半导体区(4)。 | ||
地址 | 联邦德国慕尼黑 |