发明名称 |
Schaltungsanordnung und Verfahren zur Vorwärtsfehlerkorrektur |
摘要 |
In order to allow forward error correction in data transport systems, the data of a transport framework are gathered in error correction blocks and parity check bits are specially provided for that purpose. Such parity check bits are then integrated into a free area in the section overhead of the same error correction block.
|
申请公布号 |
DE19740935(A1) |
申请公布日期 |
1999.04.08 |
申请号 |
DE19971040935 |
申请日期 |
1997.09.17 |
申请人 |
SIEMENS AG, 80333 MUENCHEN, DE |
发明人 |
STOLL, DETLEF, DR.-ING., 81377 MUENCHEN, DE |
分类号 |
H03M13/05;H04J3/00;H04J3/14;H04L1/00;H04Q11/04;(IPC1-7):H03M13/00;H04L1/20;H04L29/14;H04L12/50 |
主分类号 |
H03M13/05 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|