| 发明名称 | 静电放电保护电路 | ||
| 摘要 | 一种ESD保护电路,包括:形成在第一导电类型半导体衬底的预定部分的第二导电类型的阱;形成在第二导电类型的阱中的第一导电类型的第一杂质区和第二导电类型的第二杂质区;形成在半导体衬底上的第一栅极,形成在第一栅极上的第二栅极,第一栅极与半导体衬底隔离;形成在半导体衬底的一部分上的第二导电类型的第三和第四杂质区,该部分在第一和第二栅极的两边;形成在半导体衬底上的第二导电类型的第五杂质区,第四和第五杂质区之间有隔离层。 | ||
| 申请公布号 | CN1213177A | 申请公布日期 | 1999.04.07 |
| 申请号 | CN98114859.X | 申请日期 | 1998.06.16 |
| 申请人 | LG半导体株式会社 | 发明人 | 郑爀采 |
| 分类号 | H01L23/60;H01L27/00 | 主分类号 | H01L23/60 |
| 代理机构 | 柳沈知识产权律师事务所 | 代理人 | 黄敏 |
| 主权项 | 1．一种ESD保护电路，包括：形成在第一导电类型半导体衬底的预定部分的第二导电类型的阱；形成在第二导电类型的阱中的第一导电类型的第一杂质区和第二导电类型的第二杂质区；形成在半导体衬底上的第一栅极，形成在第一栅极上的第二栅极，第一栅极与半导体衬底隔离；形成在半导体衬底的一部分上的第二导电类型的第三和第四杂质区，该部分置于第一和第二栅极的两边；及形成在半导体衬底上的第二导电类型的第五杂质区，第四和第五杂质区之间有隔离层。 | ||
| 地址 | 韩国忠清北道 | ||