发明名称 半导体器件
摘要 本发明提供的MOSFET半导体器件有外延生长在N型基片上的N型电场减弱区,形成在从电场减弱区表面起的一预定深度的P型体区,从P型体区表面起选择形成的N<SUP>+</SUP>源区,从P型体区表面起朝向基片表面穿过N<SUP>+</SUP>源区和P型体区形成的沟槽以及经盖住沟槽内壁和底面形成的绝缘膜形成在沟槽内的栅电极。沟槽为格状结构,其全部末端由一边缘沟槽互连以消除引起电场集中的沟槽顶端的特殊结构,从而显著提高漏源间的耐压和栅绝缘层的绝缘性能。
申请公布号 CN1211826A 申请公布日期 1999.03.24
申请号 CN98119811.2 申请日期 1998.09.14
申请人 日本电气株式会社 发明人 二宫仁
分类号 H01L29/78;H01L29/739;H01L29/744;H01L29/749 主分类号 H01L29/78
代理机构 中科专利代理有限责任公司 代理人 卢纪
主权项 1、一种绝缘栅型的半导体器件,其特征在于,它包括:一形成在第一导电类型的半导体基片上的第一导电类型的场减弱区;一从所述场减弱区起以一预定深度形成的第二导电类型的体区。一从所述体区的表面起选择形成的第一导电类型的源区;一以所述体区表面起朝着基片表面穿过所述源区和所述体区到达所述电场减弱区通过刻蚀形成的沟槽;以及一经盖住沟槽内壁形成的一层绝缘膜设在沟槽内的栅电极;其中所述沟槽的全部末端相互连接使其不能形成顶端。
地址 日本国东京都