时钟恢复电路

摘要

这里公开了一种能够缩短获得同步状态所需时间的时钟恢复电路,该电路包括一个第一同步延迟电路,参考时钟和数据输入到其上,用于输出第一时钟;以及一个第二同步延迟电路,参考时钟和由反相器对数据反相获得的信号输入到其上,用于输出第二时钟。第一和第二时钟由一个脉冲合并电路进行合并,以产生一个提取时钟。提取出的时钟用作一个锁定电路的锁定计时。

主权项

1．一种时钟恢复电路包括：(a)一个第一同步延迟电路，参考时钟和数据输入到其上，用于输出第一时钟；(b)一个反相器，用于对所述数据反相并输出反相数据；(c)一个第二同步延迟电路，参考时钟和由所述反相器输出的反相数据输入到其上，用于输出第二时钟；(d)一个延迟电路，所述数据输入到其上，用于延迟该输入数据并输出；(e)一个脉冲合并电路，由所述第一同步延迟电路输出的第一时钟和由所述第二同步延迟电路输出的第二时钟输入到其上，用于合并这些输入时钟，并输出结果，作为提取时钟；以及(f)一个数据类型触发器，具有输入由所述脉冲合并电路输出的提取时钟的数据端，响应于该提取时钟，所述数据类型触发器锁定在所述延迟电路中延迟的数据，并输出该锁定数据，作为再生数据；(g)其中，所述第一同步延迟电路具有：(g1)一个第一延迟线，参考时钟输入到其上，该第一延迟线由至少一个第一单个延迟电路组成；(g2)一个第一选择电路阵列，由至少一个第二单个选择电路组成，由组成所述第一延迟线的各个第一单个延迟电路输出的参考时钟输入到第二单个选择电路上，并且第二单个选择电路基于数据变得导电，以提供第一产生参考时钟；以及(g3)一个第一NAND门，所述数据和由所述第一选择数据阵列输出的第一产生参考时钟输入到其上，用于输出第一时钟；以及(h)所述第二同步延迟电路具有：(h1)一个第二延迟线，参考时钟输入到其上，该第二延迟线由至少一个第三单个延迟电路组成；(h2)一个第二选择电路阵列，由至少一个第四单个选择电路组成，由组成所述第二延迟线的各个第三单个延迟电路输出的参考时钟输入到第四单个选择电路上，并且第四单个选择电路基于反相数据变得导电，以产生第二产生参考时钟；以及(h3)一个第二NAND门，由所述反相器反相的数据和由所述第二选择电路阵列输出的第二产生参考时钟输入到其上，用于输出第二时钟。