发明名称 | 大型电子显示屏系统显示控制器 | ||
摘要 | 本实用新型所述的大型电子显示屏系统显示控制器由输入缓冲、时序产生、数据处理、输出缓冲等部分组成。其特征是采用可编程门阵列FPGA取代众多中、小规模IC和采用单路信号双片大容量存储器逐屏交替存储,读取和数据分场跳读方式,从而使本实用新型与现有技术相比,体积减小、功耗降低、故障率减小,根治了相位畸变和图像失真。结构简单、灵活性好、安装、调试、维护方便,是一种性能优异的对各行各业使用的显示屏系统都适用的显示控制器。 | ||
申请公布号 | CN2311044Y | 申请公布日期 | 1999.03.17 |
申请号 | CN97207515.1 | 申请日期 | 1997.01.23 |
申请人 | 四川托普科技发展公司 | 发明人 | 宋如华;陈中浩;张克起;霍保庄;李勇 |
分类号 | G09F9/30 | 主分类号 | G09F9/30 |
代理机构 | 代理人 | ||
主权项 | 1、一种大型电子显示屏系统显示控制器,其特征是由输入缓冲部分、时序产生部分、数据处理部分和输出缓冲部分组成;它采用大规模可编程门阵列器件FPGA取代众多常规中小规模集成电路,及采用大容量存储器取代多片小容量存储器;输入缓冲器的信号输入端和微机相连,输入缓冲器输出信号CPi、Hi、Vi和时序产生部分FPGAU1 相连,输入缓冲器输出数据Datai和数据处理部分FPGAU2相连;时序产生部分输出地址、片选、读、写信号A0~A16、CS、WE、RE和大容量存储器RAMA、RAMB地址、片选、读、写输入信号相连,时序产生部分的输出信号CPi、H0、V0与输出缓冲器部分相连,时序产生部分还产生同步信号给数据处理部分FPGAU2;数据处理部分FPGAU2数据口D0~D7和存储器RAMA、RAMB数据线相连;数据处理器输出数据Data0 与输出缓冲器相连;输出缓冲器其输出信号与大屏端信号分配板相连。 | ||
地址 | 610061四川省成都市一环路东三段201号陈中浩转 |