| 主权项 |
1.一种半导体装置之制造方法,包含:对半导体基板掺入杂质元素以形成杂质掺入领域的步骤;使前述杂质掺入领域活性化而实施的热处理步骤;以及于前述热处理后,以蚀刻于前述半导体基板形成用于元件分离之段差部的步骤。2.如申请专利范围第1项之半导体装置之制造方法,其中前述段差部形成步骤包含以凸型蚀刻除去前述半导体基板之预定的领域。3.如申请专利范围第1项之半导体装置之制造方法,其中前述掺入前述杂质元素的步骤包含于前述半导体基板隔以预定的距离形成一对前述杂质掺入领域;以及前述段差部形成步骤包含形成含有前述一对之杂质掺入领域之凸型状的元件领域。4.如申请专利范围第3项之半导体装置之制造方法,其中于形成前述凸型状的元件领域之后,更具备于前述一对杂质掺入领城之间的前述半导体基板上形成闸极的步骤。5.如申请专利范围第4项之半导体装置之制造方法,其中前述半导体基板包含:掺入一导电型之杂质元素的第1半导体层;形成于前述第1半导体层上,与前述第1半导体层为以相同半导体材料形成,且其未掺杂或载体浓度在1016cm-3以下的第2半导体层;以及形成于前述第2半导体层上,而对前述第2半导体层形成异质接合之第3半导体层。6.如申请专利范围第5项之半导体装置之制造方法,其中前述第1半导体层比较前述第3半导体层具有更大的电子亲和力;前述一导电型的杂质元素为n型杂质元素;以及前述第2半导体层在与前述第3半导体层之界面附近具有1016cm-3以下的电子浓度。7.如申请专利范围第6项之半导体装置之制造方法,其中前述第1半导体层,前述第2半导体层,及前述第3半导体层为由III-V族化合物半导体形成。8.如申请专利范围第7项之半导体装置之制造方法,其中前述第1半导体层及前述第2半导体层由GaAs形成,而前述第3半导体层为由AlGaAs或InGaP形成。9.如申请专利范围第7项之半导体装置之制造方法,其中前述第1半导体层及前述第2半导体层由InGaAs形成;前述第3半导体层为由GaAs,AlGaAs,InGaP,InAlAs或InP形成。10.一种半导体装置之制造方法,包含:于半导体基板上形成作为杂质元素之扩散源之膜的步骤;由前述作为扩散源之膜使前述杂质元素扩散于前述半导体基板中而实施的热处理步骤;以及于前述热处理后,用蚀刻于前述半导体基板形成用于元件分离之段差部的步骤。11.如申请专利范围第10项之半导体装置之制造方法,其中前述段差部形成步骤包含以凸型蚀刻除去前述半导体基板之预定的领域。12.如申请专利范围第10项之半导体装置之制造方法,其中前述热处理步骤包含于前述半导体基板隔以预定的距离形成一对之杂质掺入领域;以及前述段差部形成步骤包含形成含有前述一对之杂质掺入领域之凸型状之元件领域。13.如申请专利范围第12项之半导体装置之制造方法,其中更具备于形成前述凸型状的元件领域之后,于前述一对杂质掺入领域之间的前述半导体基板上形成闸极的步骤。14.如申请专利范围第13项之半导体装置之制造方法,其中前述半导体基板包含:掺入一导电型之杂质元素的第1半导体层;形成于前述第1半导体层上,与前述第1半导体层相同的半导体材料形成,并且其为未掺杂或其载体浓度在1016cm-3以下的第2半导体层;以及形成于前述第2半导体层上,对前述第2半导体层形成异质接合之第3半导体层。15.如申请专利范围第14项之半导体装置之制造方法,其中前述第1半导体层比前述第3半导体层具有更大的电子亲和力;前述一导电型之杂质元素为n型杂质元素;以及前述第2半导体层在与前述第3半导体层之界面附近具有1016cm-3以下的电子浓度。16.如申请专利范围第15项之半导体装置之制造方法,其中前述第1半导体层,前述第2半导体层及前述第3半导体层为由III-V族化合物半导体形成。17.如申请专利范围第16项之半导体装置之制造方法,其中前述第1半导体层及前述第2半导体层由GaAs形成,而前述第3半导体层为由A1GaAs或InGaP形成。18.如申请专利范围第16项之半导体装置之制造方法,其中前述第1半导体层及前述第2半导体层由InGaAs形成;前述第3半导体层为由GaAs,AlGaAs,InGaP,InAlAs或InP形成。19.一种半导体装置之制造方法,包含:于半导体基板中或于其上形成预定之层的步骤;对形成前述预定之层的前述半导体基板实施热处理的步骤;以及于前述热处理后对前述半导体基板形成用于元件分离之段差部的步骤。20.如申请专利范围第19项之半导体装置之制造方法,其中更包含于由前述段差部分离的领域形成电场效应型半导体元件的步骤。21.如申请专利范围第19项之半导体装置之制造方法,其中前述半导体基板为包含化合物半导体层。22.一种半导体装置,包含:含有预定之层的半导体基板;由掺入杂质元素于前述半导体基板中相隔预定距离而形成之一对高浓度掺剂领域;形成于前述一对高浓度掺入领域之间的闸极领域;以及以包含前述闸极领域及前述一对高浓度掺入领域,并使其侧面不受热蚀刻的形成于前述半导体基板之表面的凸型状之元件领域。23.如申请专利范围第22项之半导体装置,其中于闸极宽度方向,在前述闸极领域之前述凸型状元件领域的宽度比前述高浓度掺入领域之前述凸型状元件领域的宽度为相等或较小。24.如申请专利范围第22项之半导体装置,其中前述半导体基板为包含:掺入一导电型之杂质元素的第1半导体层;形成于前述第1半导体层上,与前述第1半导体层为相同的半导体材料形成,并且其为未掺杂或其载体浓度在1016cm-3以下的第2半导体层;以及形成于前述第2半导体层上,对前述第2半导体层形成异质接合之第3半导体层。25.如申请专利范围第24项之半导体装置,其中前述第1半导体层比前述第3半导体层具有更大的电子亲和力;前述一导电型的杂质元素为n型杂质元素;以及前述第2半导体层在与前述第3半导体层之界面附近具有1016cm-3以下的电子浓度。26.如申请专利范围第25项之半导体装置,其中前述第1半导体层,前述第2半导体层及前述第3半导体层为由III-V族化合物半导体形成。27.如申请专利范围第26项之半导体装置,其中前述第1半导体层及前述第2半导体层由GaAs形成;前述第3半导体层为由AlGaAs或InGaP形成。28.如申请专利范围第26项之半导体装置,其中前述第1半导体层及前述第2半导体层由lnGaAs形成;前述第3半导体层为由GaAs,AlGaAs,InGap,InAlAs或InP形成。29.一种半导体装置,包含:掺入一导电型之杂质元素的第1半导体层;形成于前述第1半导体层,与前述第1半导体层为以相同半导体材料形成,并且其为未掺杂或其载体浓度在1016cm-3以下的第2半导体层;以及形成于前述第2半导体层上,对前述第2半导体层形成异质接合之第3半导体层。30.如申请专利范围第29项之半导体装置,其中前述第1半导体层比前述第3半导体层具有更大的电子亲和力;前述一导电型的杂质元素为n型杂质元素,以及前述第2半导体层在与前述第3半导体层之界面附近具有1016cm-3以下的电子浓度。31.如申请专利范围第30项之半导体装置,其中前述第1半导体层,前述第2半导体层及前述第3半导体层为由III-V族化合物半导体形成。32.如申请专利范围第31项之半导体装置,其中前述第1半导体层及前述第2半导体层由GaAs形成;前述第3半导体层为由AlGaAs或InGaP形成;33.如申请专利范围第31项之半导体装置,其中前述第1半导体层及前述第2半导体层由InGaAs形成;前述第3半导体层为由GaAs,AlGaAs,InGaP,InAlAs或InP形成。图式简单说明:第一图A-第一图G表示本发明第1实施例之电场效应电晶体制造方法之程序截面图。第二图表示依本发明第1实施例之用于电场效应电晶体的磊晶成长基板之构造的模式截面图。第三图表示依本发明第1实施例之电场效应电晶体之构造的模式截面图。第四图A-第四图C表示本发明第1实施例之电场效应电晶体制造方法之凸型蚀刻程度时的凸型模图概略平面图,X-X线截面图及Y-Y线截面图。第五图A-第五图D表示依本发明第2实施例之电场效应电晶体的制造方法之程度截面图。第六图表示依本发明第3实施例之电场效应电晶体用磊晶成长基板构造的模式截面图。第七图表示使用第六图之磊晶成长基板之第3实施例的电场效应电晶体构造的模式截面图。第八图表示依本发明第4实施例之电场效应电晶体用磊晶成长基板构造的模式截面图。第九图表示使用第八图之磊晶成长基板之第4实施例的电场效应电晶体构造的模式截面图。第十图A-第十图H表示习用之电场效应电晶体之制造方法的程序截面图。第十一图A-第十一图C表示习用之电场效应电晶体之制造方法的活性化退火处理时之凸型模式概略平面图,A-A线截面图及B-B线截面图。 |
