| 主权项 |
1.一种活性矩阵面板,包含:一第一透明基体;一安排成与第一透明基体相对的第二透明基体;安置在第一与第二透明基体之间的液晶材料;其中该第一透明基体之上包括:至少一闸极线,至少一源极线,至少一像素被形成在闸极线与源极线交叉点处,由至少一第一薄膜电晶体构成并与闸极线连接的闸极线驱动电路,由至少一第二薄膜电晶体构成并与源极线连接的源极线驱动电路,以及一处理电路,由至少一第三薄膜电晶体构成,用以处理供应给源极线的讯号,其中,该处理电路包含:一第一电路,用以自一记忆体装置读取资料并传送资料至该像素,一第二电路,用以处理该资料,及一第三电路,用以指定予以被处理之像素,其中,所有之第一,第二及第三薄膜电晶体系经由一共同制程,形成在该第一基体上。2.一种活性矩阵面板,包含:一第一透明基体;一安排成与第一透明基体相对的第二透明基体;安置在第一与第二透明基体之间的液晶材料;其中该第一透明基体之上包括:至少一闸极线,至少一源极线,至少一像素被形成在闸极线与源极线交叉点处,由至少二第一薄膜电晶体构成并与闸极线连接的闸极线驱动电路,由至少一第二薄膜电晶体构成并与源极线连接的源极线驱动电路,以及一处理电路,由至少一第三薄膜电晶体构成,用以处理供应给源极线的讯号,其中该处理电路包括一标准时钟产生电路,其中,所有之第一,第二及第三薄膜电晶体系以一共同制程,形成在该第一基体上。3.一种活性矩阵面板,包含:一第一透明基体;一安排成与第一透明基体相对的第二透明基体;安排在第一与第二透明基体之间的液晶材料;其中该第一透明基体之上包括:至少一闸极线,至少一源极线,至少一像素形成在闸极线与源极线交叉点处,由至少一第一薄膜电晶体构成并与闸极线连接的闸极线驱动电路,由至少一第二薄膜电晶体构成并与源极线连接的源极线驱动电路,以及一个处理电路,由至少一第三薄膜电晶体构成,用以处理供应给源极线的讯号,其中,所有之第一,第二及第三薄膜电晶体系经由一共同制程,形成在该第一基体上。4.一种活性矩阵面板,包含:一第一透明基体;一安排成与第一透明基体相对的第二透明基体;安置在第一与第二透明基体之间的液晶材料;其中该第一透明基体之上包括:至少一闸极线,至少一源极线,至少一像素形成在闸极线与源极线交叉点处,由至少一第一薄膜电晶体构成并与闸极线连接的闸极线驱动电路,由至少一第二薄膜电晶体构成并与源极线连接的源极线驱动电路,以及一处理电路,由至少一第三薄膜电晶体构成,用以处理供应给源极线的讯号,其中,该处理电路包含,一第一电路,用以自一记忆体装置读取资料并传送资料至该像素,一第二电路,用以处理该资料,及一第三电路,用以指定予以被处理之像素,其中,该处理电路系连接至至少一记忆体装置及一第二记忆体装置,该第一记忆体装置储存被处理前之第一资讯及该第二记忆体装置储存被处理后之第二装置,及其中,所有之第一,第二及第三薄膜电晶体系经由一共同制程,形成在该第一基板上。5.一种活性矩阵面板,包含:一第一透明基体;一安排成与第一透明基体相对的第二透明基体;安置在第一与第二透明基体之间的液晶材料;其中该第一透明基体之上包括:至少一第m个闸极线,至少一第n个源极线,至少一像素形成在闸极线与源极线交叉点处,该像素具有位址(m,n),由至少一第一薄膜电晶体构成并与闸极线连接的闸极线驱动电路,由至少一第二薄膜电晶体构成并与源极线连接的源极线驱动电路,以及一处理电路,由至少一第三薄膜电晶体构成,用以处理供应给源极线的讯号,其中,该处理电路包含:一第一电路,用以自一记忆体装置续取资料并传送资料至该像素,一第二电路,用以处理该资料,及一第三电路,用以指定该位址,使得该像素被决定以要处理,及其中,所有之第一,第二及第三薄膜电晶体系经由一共同制程,形成在该第一基体上。6.一种活性矩阵面板,包含:一第一透明基体;一安排成与第一透明基体相对的第二透明基体;安置在第一与第二透明基体之间的液晶材料;其中该第一透明基体之上包括:至少一第m个闸极线,至少一第n个源极线,至少一像素形成在闸极线与源极线交叉点处,该像素具有位址(m,n),由至少一第一薄膜电晶体构成并与闸极线连接的闸极线驱动电路,由至少一第二薄膜电晶体构成并与源极线连接的源极线驱动电路,以及一处理电路,由至少一第三薄膜电晶体构成,用以处理供应给源极线的讯号,其中,该处理电路包含,一第一电路,用以自一记忆体装置读取资料并传送资料至该像素,一第二电路,用以处理该资料,及一第三电路,用以指定该位址,使得该像素被决定予以处理,其中,该处理电路系连接至至少一记忆体装置及一第二记忆体装置,该第一记忆体装置储存被处理前之第一资讯及该第二记忆体装置储存被处理后之第二装置,及其中,所有之第一,第二及第三薄膜电晶体系经由一共同制程,形成在该第一基板上。7.一种活性矩阵面板,包含:一第一透明基体;一安排成与第一透明基体相对的第二透明基体;安置在第一与第二透明基体之间的液晶材料;其中该第一透明基体之上包括:多条闸极线,多条源极线,多个像素,每一像素均形成在每一闸极线与每一源极线交叉点处,由至少一第一薄膜电晶体构成并与闸极线连接的闸极线驱动电路,由至少一第二薄膜电晶体构成并与源极线连接的源极线驱动电路,以及一处理电路,由至少一第三薄膜电晶体构成,用以处理供应给源极线的讯号,其中,该处理电路包含:一第一电路,用以自一记忆体装置读取资料并传送资料至该像素,一第二电路,用以处理该资料,及一第三电路,用以选择地指定该多数予以处理之像素之一部份,及其中,所有之第一,第二及第三薄膜电晶体系经由一共同制程,形成在该第一基板上。8.如申请专利范围第1至7项之任一项所述之活性矩阵面板,其中该第一、第二与第三薄膜电晶体为互补型、P型与N型之一。图式简单说明:第一图示出本发明之活性矩阵面板的一个实施例;第二图示出该实施例的显示系统;第三图示出罩模处理的法则步骤;第四图A与第四图B示出影像资料的实例;第五图示出在罩模处理中对资料进行加权评估的法则步骤;第六图示出进行罩模处理的像素范围;第七图示出另一实施例的显示系统;第八图与第九图示出双向缓冲器;第十图示出对显示区域一部份进行罩模处理的实例;第十一图示出另一实施例的活性矩阵面板;第十二图示出习知活性矩阵面板;而第十三图示出习知资料处理系统。 |
