于互补性金氧半导体元件中增加锁定安全性之方法及元件

摘要

本发明之较佳具体实施例，系藉由降低载体在元件间之移动性，以克服先前技艺之限制，及提供增加CMOS(互补金氧半导体)元件之锁定安全性之元件与方法。此较佳具体实施例系利用在n-通道与P-通道元件间之壕沟隔离区下方所形成之植入物。此植入物较佳系包含被植入晶片中而位于壕沟隔离区下方之相对较大/较重元素。植入物元素系降低电荷载体之移动性。这会增加锁定保持电压，及因此减少锁定之可能性。植入物可在无需其他光石印罩盖下形成。

主权项

1.一种在半导体基材上所制成之CMOS元件中增加锁定保持电压之隔离结构,此隔离结构包含:a)在该半导体基材中制成之浅沟;及b)一种植入物,该植入物系在该半导体基材中之壕沟下方形成,该植入物会降低载体在该基材中于该浅沟下方之移动性。2.如申请专利范围第1项之隔离结构,其中该植入物包含n-型与p-型物种,并造成低的净掺杂剂分布形态改变。3.如申请专利范围第1项之隔离结构,其中该植入物包含电中性物种。4.如申请专利范围第1项之隔离结构,其中该植入物包含氩。5.如申请专利范围第1项之隔离结构,其中该植入物包含氧。6.如申请专利范围第1项之隔离结构,其中该植入物包含锗。7.如申请专利范围第1项之隔离结构,其中该植入物包含氮。8.如申请专利范围第1项之隔离结构,其中该植入物包含铟与锑。9.如申请专利范围第8项之隔离结构,其中该铟与锑植入物包含接近电中性之组合。10.如申请专利范围第1项之隔离结构,其中该植入物包含硼与磷。11.如申请专利范围第10项之隔离结构,其中该硼与磷包含接近电中性之组合。12.一种减少CMOS元件中锁定之伤害作用之方法,其包括以下步骤:a)提供一个半导体基材;b)在该半导体基材中界定一个浅沟;及c)在该浅沟下方植入减退移动性之物种。13.如申请专利范围第12项之方法,其中该减退移动性之物种,包含呈组合形式之n-型与p-型物种,以提供低的净掺杂剂分布形态改变。14.如申请专利范围第12项之方法,其中该减退移动性之物种包含中性物种,以提供低的掺杂剂分布形态改变。15.如申请专利范围第12项之方法,其中该减退移动性之物种包含氩。16.如申请专利范围第12项之方法,其中该减退移动性之物种包含氧。17.如申请专利范围第12项之方法,其中该减退移动性之物种包含锗。18.如申请专利范围第12项之方法,其中该减退移动性之物种包含氮。19.如申请专利范围第12项之方法,其中该减退移动性之物种包含铟与锑。20.如申请专利范围第12项之方法,其中该减退移动性之物种包含硼与磷。图式简单说明:第一图为晶片部份之横截面侧视图;第二图为在壕沟蚀刻使具有浅沟隔离区之晶片部份之横截面侧视图;第三图为具有浅沟隔离区及侧壁氧化区之晶片部份之横截面侧视图;第四图为具有浅沟隔离区及在浅沟隔离区下方之植入物之晶片部份之横截面侧视图;第五图为具有最后完成之浅沟隔离区及在浅沟隔离区下方之植入物之晶片部份之横截面侧视图;及第六图为具有在n-井与p-井中制成元件之晶片部份之横截面侧视图。