发明名称 Ⅲ-Ⅴ/Ⅱ-Ⅵ族半导体界面的制备方法
摘要 一种在诸如激光二极管的Ⅱ-Ⅵ族半导体器件中重复制备具有较低堆垛层错密度的GaAs/ZnSe和其它Ⅲ-Ⅴ/Ⅱ-Ⅵ族半导体界面的方法。该方法包括提供至少包括Ⅲ族元素源(68,170)、Ⅱ族元素源(72,92’)、Ⅴ族元素源(70,172)和Ⅵ族元素源(74,98’)的分子束外延(MBE)系统(50,150)。把具有其上待制介面的Ⅲ-Ⅴ族半导体表面的半导体衬底(12)定位在MBE系统(50,150)中。然后,将衬底(12)加热到适合Ⅲ-Ⅴ族半导体生长的温度,并在衬底的Ⅲ-Ⅴ半导体表面上生长晶状Ⅲ-Ⅴ族半导体缓冲层。然后,将半导体衬底的温度调节到适合Ⅱ-Ⅵ族半导体生长的温度,并通过交替束外延在Ⅲ-Ⅴ族缓冲层上生长晶状Ⅱ-Ⅵ族半导体缓冲层。操作Ⅱ族源和Ⅵ族源,使Ⅲ-Ⅴ族缓冲层暴露于Ⅵ族元素束流之前暴露于Ⅱ族元素束流。
申请公布号 CN1209218A 申请公布日期 1999.02.24
申请号 CN96198955.6 申请日期 1996.12.05
申请人 美国3M公司;菲利浦电子股份有限公司 发明人 J·M·德皮特;S·古哈;M·A·哈泽;K·-K·劳;T·J·米勒;B·-J·武;J·M·杰尼斯
分类号 H01L33/00;H01L21/363 主分类号 H01L33/00
代理机构 上海专利商标事务所 代理人 张政权
主权项 1.一种制备III-V/II-VI族半导体界面的方法,其特征在于包括:提供一个至少包括下列元素源的分子束外延(MBE)系统:III族元素源;II族元素源;V族元素源;VI族元素源;提供具有III-V族半导体表面的半导体衬底,在该表面上将制备所述的界面,并将所述衬底定位在所述MBE系统中;将所述半导体衬底加热到适合III-V族半导体生长的温度,并在所述衬底的所述III-V半导体表面上生长晶状III-V半族导体缓冲层;生长所述III-V缓冲层后,将所述半导体衬底的温度调节到适合II-VI族半导体生长的温度,通过交替分子束外延在III-V族缓冲层上生长晶状II-VI族半导体缓冲层,它包括操作II族源和VI族源,使III-V缓冲层在暴露于VI族元素束流并生长VI族元素层之前先暴露于II族元素束流并生长II族元素层。
地址 美国明尼苏达州