Method and device for synchronisation of two clock signals and a signal processor

摘要

Zur Minimierung von Datenverlusten weist der Signalwandler einen Burstmodecontroller (BMC) Mittel zur Gewinnung eines Synchronisationssignals (SYNC) aus einem Bitstrom (EBS) auf, welcher mit einer Signalverarbeitungseinheit (DSP) verbunden ist und diese mit dem Synchronisationssignal (SYNC) getaktet wird. Weiterhin ist ein Filter (HWF) vorgesehen, welches mit der Signalverarbeitungseinheit (DSP) verbunden ist und mit einem Taktsignal (clk) getaktet wird. Das Taktsignal (clk) stammt von einer Regeleinrichtung, die das Taktsignal (clk) mit dem Synchronisationssignal (SYNC) synchronisiert.