发明名称 | 减少了衬底缺陷的CMOS集成电路 | ||
摘要 | 一种用来在制造过程中减少硅衬底中硅缺陷形成的互补金属氧化物(CMOS)集成电路。硅缺陷以间隙原子的形式形成于硅衬底中。该CMOS集成电路包括形成在硅衬底内的深注入区。还包括至少一个形成在硅衬底中的垂直沟槽。这样形成的沟槽,使得至少部分沟槽穿透到硅衬底的深注入区,以在深注入区中形成垂直表面,由此使硅间隙原子在垂直表面复合。 | ||
申请公布号 | CN1208963A | 申请公布日期 | 1999.02.24 |
申请号 | CN98114860.3 | 申请日期 | 1998.06.16 |
申请人 | 西门子公司 | 发明人 | 约翰·阿尔斯迈耶;克劳斯·万吉曼 |
分类号 | H01L27/00;H01L27/105;H01L21/70 | 主分类号 | H01L27/00 |
代理机构 | 柳沈知识产权律师事务所 | 代理人 | 杨梧 |
主权项 | 1.一种在制造互补金属氧化物(CMOS)集成电路过程中减少硅衬底中硅缺陷形成的方法,形成的硅缺陷以间隙原子的形式存在于硅衬底中,该方法包含:将硅衬底设置在衬底处理室中,其中硅衬底有深注入区;在硅衬底中形成多个垂直沟槽,至少部分垂直沟槽穿透进硅衬底的深注入区,以在深注入区中形成垂直表面,由此使硅间隙原子在垂直表面复合。 | ||
地址 | 联邦德国慕尼黑 |