| 主权项 |
1.一种半导体积体电路装置,其特征为包括:产生第1电源之电位与第2电源之电位之间之一定电位之偏压电路;接受在该第1电源之电位与该第2电源之电位之间振荡之正转及反转输入信号,将之变换成在该偏压电路之输出电位与该第1电源之电位之间振荡之信号,以该经过变换之信号驱动传送通路之驱动电路;将该偏压电路之输出电位分压之分压电路;及以该分压电路输出为基准电位,检测驱动该传送电路之信号,将之变换成在该第1电源之电位与该第2电源之电位之间振荡之信号之信号之接受电路。2.一种半导体积体电路装置,其特征为包括:产生第1电源之电位与第2电源之电位之间之一定电位之偏压电路;接受在该第1电源之电位与该第2电源之电位之间振荡之正转及反转输入信号,将之根据启动驱动变换成在该偏压电路之输出电位与该第1电源之电位之间振荡之信号,以该经过变换之信号驱动传送通路或输出成为高阻抗之驱动电路;及将该偏压电路之输出电位分压之分压电路;及以该分压电路之输出为基准电位,检测驱动该传送通路之信号,将之变换成在该第1电源之电位与该第2电源之电位间振荡之信号之接受电路。3.一种半导体积体电路装置,其特征为包括:产生第1电源之电位与第2电源之电位之间之一定电位之偏压电路;接受在该第1电源之电位与该第2电源之电位之间振荡之正转及反转输入信号,将之变换成在该偏压电路之输出电位与该第1电源之电位之间振荡之差动信号,以该差动信号驱动传送通路之驱动电路;及检测驱动该传送通路之差动信号,将之变换成在该第1电源之电位与该第2电源之电位之间振荡之信号之接受电路。4.一种半导体积体电路装置,其特征为包括:产生第1电源之电位与第2电源之电位之间之一定电位之偏压电路;接受在该第1电源之电位与该第2电源之电位之间振荡之正转及反转输入信号,将之根据启动信号变换成在该偏压电路之输出电位与该第1电源之电位之间振荡之差动信号,以该差动信号驱动传送通路或输出成为高阻抗之驱动电路;及检测驱动该传送通路之差动信号,将之变换成在该第1电源之电位与该第2电源之电位之间振荡之信号之接受电路。5.如申请专利范围第2项之装置,其中又具有当该驱动电路之输出成为高阻抗时,将该传送通路之电位维持于一定値之滙流排终端连接电路。6.如申请专利范围第4项之装置,其中又具有当该驱动电路之输出成为高阻抗时将该传送通路之电位维持于一定値之滙流排终端连接电路。7.一种半导体积体电路装置,其特征为包括:具有产生第1电源之电位与第2电源之电位之间之一定电位之偏压电路,接受在该第1电源之电位与该第2电源之电位之间振荡之第1正转及反转输入信号,将之根据第1启动信号变换成在该偏压信号之输出电位与该第1电源之电位之间振荡之信号而输出该信号或输出成为高阻抗之第1驱动电路,将该偏压电路之输出电位分压之第1分压电路,及第1接受电路之第1半导体晶粒;具有输入端经由配线连接于该第1分压电路之输入端而且将该偏压电路之输出电位分压之第2分压电路,接受在该第1电源之电位与该第2电源之电位之间振荡第2正转及反转输入信号,将之根据第2启动信号变换成在该偏压电路之输出电位与该第1电源电位之间振荡之信号而输出该信号或输出成为高阻抗,输出端经由传送用配线连接于该第1驱动电路之输出端之第2驱动电路,及第2接受电路之第2半导体晶粒,该第1接受电路在该第1驱动电路之输出成为高阻抗时动作而检测该第2驱动电路经由该传送用配线传送到之信号而将之变换成在该第1电源之电位与该第2电源之电位之间振荡之信号,该第2接受电路在该第2驱动电路输出成为高阻抗时动作而检测从该第1驱动电路经由该传送用配线传送到之信号而将之变换成在该第1电源之电位与该第2电源之电位之间振荡之信号。8.如申请专利范围第1项之装置,其中该偏压电路包括将连接各闸极与吸极之同一导电型之许多MOS电晶体串联而成之串联电路,及与该导电型相同导电型之其他MOS电晶体,该串联电路之源极端连接于该第1电源,该串联电路之吸极端连接于电流源及该其他MOS电晶体之闸极,该其他电晶体之吸极连接于该第2电源,从该其他MOS电晶体之源极输出偏压电位。9.如申请专利范围第2项之装置,其中该偏压电路包括将连接各闸极与吸极之同一导电型之许多MOS电晶体串联之串联电路,及与该导电型相同导电型之其他MOS电晶体,该串联电路之源极端连接于该第1电源,该串联电路之吸极端连接于电流源及该其他MOS电晶体之闸极,该其他MOS电晶体之吸极连接于该第2电源,从该其他MOS电晶体之源极输出偏压电位。10.如申请专利范围第2项之装置,其中该偏压电路包括将连接各闸极与吸极连接之同一导电型之许多MOS电晶体串联之串联电路,及与该导电型相同导电晶之其他MOS电晶体,该串联电路之源极端连接于该第1电源,该串联电路之吸极端连接于电流源及该其他MOS电晶体之闸极,该其他MOS电晶体之吸极连接于该第2电源,从该其他MOS电晶体之源极输出偏压电位。11.如申请专利范围第4项之装置,其中该偏压电路包括将连接各闸极与吸极之同一型之许多MOS电晶体串联而之串联而成之电路,及与该导电型相同导电型之其他MOS电晶体,该串联电路之源极端连接于该第1电源,该串联电路之吸极端连接于电流源及该其他MOS电晶体之闸极,该其他MOS电晶体之吸极连接于该第2电源,从该其他MOS电晶体之源极输出偏压电位。12.如申请专利范围第7项之装置,其中该偏压电路包括将连接各闸极与吸极之同一导电型之许多MOS电晶体串联而成之串联电路,及与该导电型相同导电型之其他MOS电晶体,该串联电路之源极端连接于该第1电源,该串联电路之吸极端连接于电流源及该其他MOS电晶体之闸极,该其他电晶体之吸极连接于该第2电源,从该其他MOS电晶体之源极输出偏压电位。13.一种半导体积体电路装置,其特征为包括:具有产生第1电源之电位与第2电源之电位之间之一定电位之第1偏压电路,接受在该第1电源之电位与该第2电源之电位之间振荡之第1正转及反转输入信号,将之根据第1启动信号变换成在该第1偏压电路之输出电位与第1电源之电位之间振荡之差动信号而输出该差动信号或输出成为高阻抗之第1驱动电路,及第1接受电路之第1半导体晶粒;及产生第3电源之电位与第4电源之电位之间振荡之一定电压之第2偏压电路,接受在该第3电源之电位与该第4电源之电位之间振荡之第2正转及反转之信号,将之根据第2启动信号变换成在该第2偏压电路之输出电位与该第3电源之电位之间振荡之差动信号而输出该差动信号或输出成为高阻抗之第2驱动电路,及第2接受电路之第2半导体晶粒,该第1与第2驱动电路之输出端由传送用配线连接,该第1接受电路在该第1驱动电路之输出成为高阻抗时动作而检测从该第2驱动电路经由该传送用配线传送到之差动信号而将之变换成在该第1电源之电位与该第2电源之电位之间振荡之信号,该第2接受电路在该第2驱动电路之输出成为高阻抗时动作而检测从该第1驱动电路经由该传送用配线传送到之差动信号而将之变换成在该第3电源之电位与该第4电源之电位之间振荡之信号。14.如申请专利范围第13项之装置,其中该第1偏压电路包括将连接各闸极与吸极之第1导电型之许多MOS电晶体串联而成之串联电路,及该第1导电型之其他MOS电晶体,该串联电路之源极端连接于该第1电源,该串联电路之吸极端连接于电流源及该第1导电型之其他MOS电晶体之闸极,该第1导电型之其他MOS电晶体之吸极连接于该第2电源,从该第1导电型之其他MOS电晶体之源极输出偏压电位,该第2偏压电路包括将连接各闸极与吸极之第2导电型之许多MOS电晶体而成之串联电路,及该第2导电型之其他MOS电晶体,该串联电路之源极端连接于该第3电源,该串联电路之吸极端连接于电流源及该第2导电型之其他MOS电晶体之闸极,该第2导电型之其他MOS电晶体之吸极连接于该第4电源,从该第2导电型之其他MOS电晶体之源极输出偏压电位。15.一种半导体积体电路装置,其特征为:具有配置成矩阵状之许多半导体晶粒,各半导体晶粒具有资料传送用输入输出端,该输入输出端由邻接之其他半导体晶粒之输入输出端与接合线或基板配线所构成之传送用配线连接,在半导体晶粒之全部或一部分之该资料传送用输入输出端设有小振幅输入输出电路,该小振幅输入输出电路接受在配合设置该小振幅输入输出电路之半导体晶粒之第1电源之第1电位与第2电源之第2电位之间振荡之正转及反转信号,将之变换成在该第1电位与第2电位之间之一定电位与第1电位之间振荡之小振幅信号,将该经过变换之信号经由该传送用配线传送至邻接之其他半导体晶粒之输入输出端,而且将经由该传送用配线传送到之小振幅信号变换成在该第1电位与该第2电位之间振荡之信号。16.如申请专利范围第15项之装置,其中该小振幅输入输出电路包括:产生该第1电位与该第2电位之间之一定电位之偏压电路;接受在该第1电位与该第2电位之间振荡之正转及反转输入信号,将之根据启动信号变换成在该偏压电路之输出电位与该第1电位之间振荡之信号,以该经过变换之信号驱动该传送用配线或输出成为高阻抗之驱动电路;将该偏压电路之输出电位分压之分压电路;及以该分压电路之输出为基准电位,检测经由该传用配线传送到之信号,将之变换成在该第1电位与该第2电位之间振荡之信号之接受电路。17.如申请专利范围第15项之装置,其中该小振幅输入输出电路包括:产生该第1电位与该第2电位之间之一定电位之偏压电路;接受在该第1电位与该第2电位之间振荡之正转及反转输入信号,将之根据启动信号变换成在该偏压电路之输出电位与该第1电源之电位之间振荡之差动信号,以该差动信号驱动该传送用配线或输出成为高阻抗之驱动电路;及检测经由该传送用配线传送到之差动信号,将之变换成在该第1电位与该第2电位之间振荡之信号之接受电路。18.一种半导体积体电路装置,其特征为:具有排成一列之第1至第n半导体晶粒,该第1半导体晶粒包括具有一定处理功能之第1功能装置,资料传送用第1输入输出端,将该第1功能装置之输出变换成振幅小于该输出之振幅之小振幅信号并将之经由该第1输入输出端传送至邻接之第2半导体晶粒,而且将从该第2半导体晶粒经由该第1输入输出端传送到之小振幅信号变换成信号大于该小振幅信号之振幅之大振幅信号而将之传送至该第1功能装置之第1小振幅输入输出电路,该第i(i=2,……n-1)之半导体晶粒包括具有一定处理功能之第1功能装置,资料传送用第2(i-1)及第2i-1之输入输出端,第2(i-1)及第2i-1之小振幅输入输出电路,及第i-1变换电路,该第i-1转换电路根据控制信号将i功能装置之输出供给于该第2(i-1)之小振幅输入输出电路或该第2i-1之小振幅输入输出电路,并且将该第2(i-1)之小振幅输入输出电路或该第2i-1之小振幅输入输出电路之输出根据该控制信号供给于该第i功能装置或旁路而供给于该第2(i-1)或第2i-1之小振幅输入输出电路中之另一小振幅输入输出电路,该第2(i-1)之小振幅输入输出电路将该第i-1之转换电路之输出变换成振幅小于该输出之振幅之小振幅信号而经由该第2(i-1)之输入输出端供给于该第i-1之半导体晶粒,并将从该第i-1之半导体晶粒经由该第2(i-1)之输入输出端传送到之小振幅信号变换成振幅大于该小振幅信号之振幅之大振幅信号而将之供给于该第i-1转换电路,该第2i-1之小振幅输入输出电路将该第i-1转换电路之输出变换成振幅小于该输出之振幅之小振幅信号而将之经由该第2i-1之输入输出端供给于该第i+1半导体晶粒,而且将从该第i+1之半导体晶粒经由该第2i-1之输入输出端传送到之小振幅信号变换成振幅大于该小振幅信号之振幅之大振幅信号而将之供给于该第i-1变换电路,该第n之半导体晶粒包括具有一定之处理功能之第n功能装置,资料传送用第2(n-1)之输入输出端,及将该第n功能装置之输出变换成振幅小于该输出之振幅之小振幅信号而经由该第2(n-1)之输入输出端供给于邻接之第n-1之半导体晶粒,并且将从该n-1之半导体晶粒经由该第(n-1)之输入输出端传送至之小振幅信号变换成振幅大于该小振幅信号之振幅之大振幅信号而将之供给于该第n功能装置第2(n-1)之小振幅输入输出电路,第i(i=1,……n-1)之半导体晶粒之第2n-1之输入输出端与该i+1之半导体晶粒之第2i之输入输出端由接合线或基板配线所构成之传送用配线连接。19.如申请专利范围第18项之装置,其中该第i(i=1,……n-2)之转换电路包括根据控制信号使该第2i之小振幅输入输出电路与该第i+1之功能装置成为导通之第1转换元件,根据第2控制信号使该第i+1之功能装置与该第2i+1小振幅输入输出电路成为导通之第2转换元件,及根据第3控制信号使该第2i小振幅输入输出电路与第2i+1之小振幅输入输出电路成为导通之第3转换元件,该第j(j=1,……3)之转换元件具有由在闸极接受该第j之控制信号之N通道MOS电晶体与接受该第j控制信号之反转信号之P通道MOS电晶体所构成之转换闸极,该第1至第3控制信号在其中之任一控制信号之数値成为「H」位准时,其他2个控制信号成为「L」位准。20.一种半导体积体电路装置,其特征为:具有排成一列之第1至第n之半导体晶粒,该第1半导体晶粒包括具有一定之处理功能之第1功能装置,资料传送用第1输入输出端,将该第1功能装置之输出变换成振幅小于该输出之振幅之小振幅信号而将之经由该第1输入输出端供给于邻接之第2半导体晶粒,并将从该第2半导体晶粒经由该第1输入输出端传送到之小振幅信号变换成振幅大于该小振幅信号之振幅之大振幅信号而将之供给于该第1功能装置之第1小振幅输入输出电路,该第i(i=2,……n-1)之半导体晶粒包括具有一定之处理功能之第i功能装置,资料传送用之第2(i-1)及第2i-1之输入输出端,第2(i-1)及第2i-1之小振幅输入输出电路,及第2(i-1)及第2i-1之选择电路,该第2(i-1)之小振幅输入输出电路将从邻接之第i-1之半导体晶粒经由该第2(i-1)之输入输出端传送到之小振幅信号变换成振幅大于该小振幅信号之振幅之大振幅信号而将之供给于该第2(i-1)之选择电路,并将从该第2(i-1)之选择电路传送到之信号变换成振幅小于该信号之振幅之信号而将之经由该第2(i-1)之输入输出端供给于该第i-1之半导体晶粒,该第2i-1之小振幅输入输出电路将从邻接之第i+1之半导体晶粒经由该第2i-1之输入输出端传送到之小振幅信号变换成振幅大于小振幅信号之振幅之大振幅信号而将之传送至该第2i-1之选择电路,并且将从该第2i-1选择电路传送到之信号变换成振幅小于该信号之振幅之信号而将之经由该第2i-1之输入输出端供给于该第i+1之半导体晶粒,该第2(i-1)之选择电路将从该第i功能装置之输出及该第2i-1之选择电路传送到之信号供给于该第2(i-1)之小振幅输入输出电路,而且根据控制信号选择从该第2(i-1)之小振幅输入输出电路传送到之信号而将之供给于该第i功能装置或该第2i-1之选择电路,该第2i-1之选择电路将从该第i功能装置之输出及该第2(i-1)之选择电路传送到之信号供给于该第2i-1之小振幅输入输出电路,而且将从该第2i-1之小振幅输入输出电路传送到之信号根据该控制信号选择而将之供给于该第i功能装置或该第2(i-1)之选择电路,该第n半导体晶粒包括具有一定之处理功能之第n功能装置,资料传送用第2(n-1)之输入输出端,将该第n功能装置之输出变换成振幅小于该输出之振幅小之小振幅信号而将之经由该第2(n-1)之输入输出端供给于邻接之第n-1之半导体晶粒,并且将从该第n-1之半导体晶粒经由该第2(n-1)之输入输出端传送到之小振幅信号变换成振幅大于该小振幅信号之振幅之大振幅信号而将之供给于该第n功能装置之第2(n-1)之小振幅输入输出电路。21.如申请专利范围第18项之装置,其中该第1半导体晶粒具有CPU,该第2至第n之半导体晶粒各具有记忆体。22.如申请专利范围第20项之装置,其中该第1半导体晶粒具有CPU,而该第2至第n之半导体晶粒各具有记忆体。23.如申请专利范围第18项之装置,其中该第1至第n-1之半导体晶粒各具有CPU,该第n之半导体晶粒具有记忆体。24.如申请专利范围第20项之装置,其中该第1至第n-1之半导体晶粒各具有CPU,该第n之半导体晶粒具有记忆体。25.如申请专利范围第7项之装置,其中连接该第1分压电路与该第2分压电路之该配线为接合线,基板配线,或滙流排中之任一种。26.如申请专利范围第7项之装置,其中连接该第1驱动电路与该第2驱动电路之该传送用配线为接合线,基板配线,或滙流排中之任一种。27.如申请专利范围第13项之装置,其中连接该第1驱动电路与该第2驱动电路之该传送用配线为接合配线,基板配线,或滙流排中之任一种。28.如申请专利范围第14项之装置,其中连接该第1驱动电路与该第2驱动电路之该传送用配线为接合线,基板配线,或滙流排中之任一种。29.如申请专利范围第7项之装置,其中连接该第1分压电路与该第2分压电路之该配线,及连接该第1驱动电路与该第2驱动电路之该传送用配线为滙流排,该第1半导体晶粒与该第2半导体晶粒互相层叠。30.如申请专利范围第13项之装置,其中连接该第1驱动电路与该第2驱动电路之该传送用电极为滙流排,该第1半导体晶粒与该第2半导体晶粒互相层叠。31.如申请专利范围第14项之装置,其中连接该第1驱动电路与该第2驱动电路之该传送用电极为滙流排,该第1半导体晶粒与该第2半导体晶粒互相层叠。图式简单说明:第一图为本发明半导体积体电路装置之第1实施型态之构造图;第二图为本发明半导体积体电路装置之第2实施型态之构造图;第三图为第1及第2实施型态之半导体积体电路装置之分压电路之具体例之电路图;第四图为本发明半导体积体电路装置之第3实施型态之构造图;第五图为本发明半导体积体电路装置之第4实施型态之构造图;第六图为本发明之产生驱动电路之输入信号之电路图;第七图为本发明之接受电路内之侦测放大器之一具体例之电路图;第八图为本发明之接受电路内之侦测放大器之其他具体例之电路图;第九图为本发明半导体积体电路装置之第5实施型态之构造图;第十图为第5实施型态所使用之滙流排终端连接电路之具体例之电路图;第十一图为本发明半导体积体电路装置之第6实施型态之构造图;第十二图为本发明半导体积体电路装置之第7实施型态之构造图;第十三图为本发明半导体积体电路装置之第8实施型态之构造图;第十四图为本发明半导体积体电路装置之第9实施型态之构造图;第十五图为第9实施型态之装置之半导体晶粒之转换电路之构造图;第十六图为第十五图所示半导体晶粒之转换电路之构造图;第十七图为第9实施型态之第1变更例之构造图;第十八图为第9实施型态之第2变更例之构造图;第十九图为本发明半导体积体电路装置之第10实施型态之构造图;第二十图为本发明半导体积体电路装置之第11实施型态之构造图;第二十一图为本发明半导体积体电路装置之第12实施型态之构造图;第二十二图为本发明半导体积体电路装置之第13实施型态之构造图;第二十三图为本发明第13实施型态之半导体晶粒之构造图;第二十四图为基板配线之说明图;第二十五图为本发明半导体积体电路装置之第14实施型态之构造图;第二十六图为本发明半导体积体电路装置之第15实施型态之构造图。 |
