| 摘要 |
Die Erfindung betrifft einen Gated-Thyristor, bei dem ein IGBT in einer ersten Zelle (B) und ein Thyristor in einer Hauptzelle (A) so zusammengeschaltet sind, dass die erste Zelle (B) und die Hauptzelle (A) einen Lateral-FET mit einem Kanal des ersten Leitungstyps bilden. In der Emitterzone des Thyristors ist eine die Ladungsträger-Rekombination erhöhende Schicht (15) eingebettet, um so den Einschaltwiderstand des Gated-Thyristors zu verringern. In den Lateral-FET können mit isolierten Gate-Elektroden gefüllte Gräben (20) eingebracht sein, so dass dieser als Seitenwand-FET ausgeführt ist.
|
