TESTING AND CORRECTION OF FAULTY CONTACT ARRANGEMENTS OF INTEGRATED SEMICONDUCTOR COMPONENTS

摘要

Die Erfindung betrifft eine Vorrichtung und ein Verfahren zur Überprüfung und Korrektur fehlerhafter Kontaktanordnungen von integrierten Halbleiterbauelementen mit einer Inspektionseinrichtung (2), in welcher die Halbleiterbauelemente einzeln auf fehlerhafte Kontaktanordnungen überprüft werden, und einer Konditioniereinrichtung (3), in welcher fehlerhafte Kontaktanordnungen korrigiert werden. Erfindungsgemäss ist eine Eingabestation (4), in welche die in bzw. auf einer Arbeitsablage abgelegten Halbleiterbauelemente eingegeben sind, eine Handlingeinrichtung (6), vermittels welcher die Halbleiterbauelemente aus der Arbeitsablage entnommen werden, nacheinander der Inspektionseinrichtung (2) zugeführt werden, und nach der Überprüfung der Inspektionseinrichtung (2) wieder entnommen werden, und, falls eine fehlerhafte Kontaktanordnung festgestellt wird, fehlerhafte Halbleiterbauelemente selbsttätig der Konditioniereinrichtung (3) zugeführt und nach erfolgter Korrektur auch dieser wieder entnommen werden, und schliesslich alle fehlerfreien bzw. erforderlichenfalls korrigierte Halbleiterbauelemente der Arbeitsablage zurückgeführt werden, wobei gegebenenfalls nicht korrigierbare Halbleiterbauelemente verworfen werden, sowie eine Ausgabestation (5) vorgesehen, in welche die in bzw. auf der Arbeitsablage nach erfolgter Überprüfung und Korrektur abgelegten Halbleiterbauelemente ausgegeben sind.