发明名称 改良的高速缓存系统
摘要 在高速缓存系统中使用最近最少使用替换机制处理无效数据的方法和结构,它包括:第一寄存器栈,第二寄存器栈和栈控制逻辑。第一寄存器栈含有保持入口地址信息的寄存器。栈控制逻辑含有禁止在第一寄存器栈的最近经常使用寄存器中进行无效入口地址替换。栈控制逻辑还指令将任何新的入口地址放置在第一寄存器栈中已经存有无效入口地址的单元中。无效入口地址通过第二寄存器栈从高速缓存中输出,而有效最近最少使用入口地址则保留在第一寄存器栈中。
申请公布号 CN1206150A 申请公布日期 1999.01.27
申请号 CN97123043.9 申请日期 1997.11.24
申请人 国际商业机器公司 发明人 C·P·米勒;D·E·庞修斯
分类号 G06F12/12 主分类号 G06F12/12
代理机构 中国专利代理(香港)有限公司 代理人 吴增勇;叶恺东
主权项 1.一种在计算机中执行最近最少使用替换机制的方法,所述计算机包括:地址内容可编址存储器;至少含有N个最近经常使用入口寄存器,N+1个次最近经常使用入口寄存器,以及N+Z个最近最少使用入口寄存器的寄存器栈,其中N是等于或大于0的整数,Z是等于或大于2的整数,其中,每一个寄存器包括含有能够代表入口地址的二进制数的内容,其特征在于所述方法包括以下步骤:(a)确定地址内容可编址存储器中是否正进行高速缓存访问操作;(b)如果比较操作表示在地址内容可编址存储器中有肯定的匹配,则产生新的入口地址;(c)将新的入口地址发送到寄存器栈中的若干个入口地址比较器中;(d)将新的入口地址与存储在寄存器栈中除了第N个寄存器外的寄存器中的入口地址相比较;(f)识别包括所述入口地址的寄存器栈中第N+M个寄存器,M的范围是1到Z;(g)将寄存器N到N+M-1中的内容移到寄存器N+1到N+M中,同时将新的入口地址移到第N个寄存器中。
地址 美国纽约州