发明名称 |
CHIP LAYOUT METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT |
摘要 |
|
申请公布号 |
JPH1117112(A) |
申请公布日期 |
1999.01.22 |
申请号 |
JP19970166892 |
申请日期 |
1997.06.24 |
申请人 |
OKI ELECTRIC IND CO LTD |
发明人 |
MUTO ITSUKO;TAKASHIMA SUMIHIRO |
分类号 |
H01L21/822;G06F17/50;H01L21/82;H01L27/04;(IPC1-7):H01L27/04 |
主分类号 |
H01L21/822 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|