| 主权项 |
1.一种配线层的布局方法,包含以下步骤:在半导体基材上将一第一配线层及一第二配线层布局成一列;及在该第一配线层及该第二配线层上形成一绝缘层,以防止位于该第一配线层上之该绝缘层的第一部份与位于该第二配线层上之该绝缘层的第二部份互相接触。2.根据申请专利范围第1项之配线层的布局方法,其中对应于该绝缘层的第一部份之该第一配线层的第一部份与对应于该绝缘层的第二部份之该第二配线层的第二部份之间的宽度,大于该第一配线层除了该第一部份之外的剩余部分与该第二配线层除了该第一部份之外的剩余部分之间的宽度。3.一种配线层的布局方法,包含以下步骤:在半导体基材上将第一配线层、第二配线层、第三配线层、第四配线层、及第五配线层排列成一列;及在该第一配线层及该第二配线层上形成一绝缘层,以防止位于该第一配线层上之该绝缘层的第一部份与位于该第二配线层上之该绝缘层的第二部份互相接触,并防止位于该第二配线层上之该绝缘层的第三部份与位于该第三配线层上之该绝缘层的第四部份互相接触,并防止位于该第三配线层上之该绝缘层的第五部份与位于该第四配线层上之该绝缘层的第六部份互相接触,并防止位于该第四配线层上之该绝缘层的第七部份与位于该第五配线层上之该绝缘层的第八部份互相接触。4.根据申请专利范围第3项之配线层的布局方法,其中位于该绝缘层的第一部份与该绝缘层的第二部份之间的第一区域、位于该绝缘层的第三部份与该绝缘层的第四部份之间的第二区域、位于该绝缘层的第五部份与该绝缘层的第六部份之间的第三区域、及位于该绝缘层的第七部份与该绝缘层的第八部份之间的第四区域彼此互不相邻。5.一种半导体装置,包含:在半导体基材上布局成一列的一第一配线层及一第二配线层;及形成在该第一配线层及该第二配线层上的一绝缘层,用以防止位于该第一配线层上之该绝缘层的第一部份与位于该第二配线层上之该绝缘层的第二部份互相接触。6.根据申请专利范围第5项之半导体装置,其中对应于该绝缘层的第一部份之该第一配线层的第一部份与对应于该绝缘层的第二部份之该第二配线层的第二部份之间的宽度,大于该第一配线层除了该第一部份之外的剩余部分与该第二配线层除了该第一部份之外的剩余部分之间的宽度。7.根据申请专利范围第5项之半导体装置,其中该第一配线层及该第二配线层含有选自包括铝、矽、铜或其合金的集团之金属。8.根据申请专利范围第5项之半导体装置,其中该绝缘层包含电浆-氮化矽。9.一种半导体装置,包含:在半导体基材上布局成一列的第一配线层、第二配线层、第三配线层、第四配线层、及第五配线层;及形成在该第一配线层及该第二配线层上的一绝缘层,用来防止位于该第一配线层上之该绝缘层的第一部份与位于该第二配线层上之该绝缘层的第二部份互相接触,并防止位于该第二配线层上之该绝缘层的第三部份与位于该第三配线层上之该绝缘层的第四部份互相接触,并防止位于该第三配线层上之该绝缘层的第五部份与位于该第四配线层上之该绝缘层的第六部份互相接触,并防止位于该第四线路层上之该绝缘层的第七部份与位于该第五配线层上之该绝缘层的第八部份互相接触。10.根据申请专利范围第9项之半导体装置,其中位于该绝缘层的第一部份与该绝缘层的第二部份之间的第一区域、位于该绝缘层的第三部份与该绝缘层的第四部份之间的第二区域、位于该绝缘层的第五部份与该绝缘层的第六部份之间的第三区域、及位于该绝缘层的第七部份与该绝缘层的第八部份之间的第四区域互不相邻。11.根据申请专利范围第10项之半导体装置,其中第一区域与第二区域之间的第一距离、第二区域与第三区域之间的第二距离、及第三区域与第四区域之间的第三距离大致相等。12.根据申请专利范围第9项之半导体装置,其中该第一配线层及该第二配线层含有选自包括铝、矽、铜或其合金的集团之金属。13.根据申请专利范围第9项之半导体装置,其中该绝缘层包含电浆-氮化矽。图式简单说明:第一图表示本发明中习知的半导体装置之断面图。第二图表示本发明中习知的金属配线层之一图案。第三图表示第二图之一断面图。第四图表示在较佳实施例中金属配线层之一图案。第五图表示第四图之一断面图。第六图表示在较佳实施例中,金属配线层之图案的一较第四图所示者为宽广的区域。 |
