发明名称 | 半导体存储器试验装置 | ||
摘要 | 一种半导体存储器试验装置,在m个不良解析存储器单元13<SUB>1</SUB>~13<SUB>m</SUB>中分别设置与交替动作的相数相同的n个输入端子组IN<SUB>1</SUB>~IN<SUB>n</SUB>,在低速试验方式时,在所有的输入端子组IN<SUB>1</SUB>~IN<SUB>n</SUB>中分别输入低速故障数据LFAL<SUB>1</SUB>~LFAL<SUB>n</SUB>,在各不良解析存储器单元的存储器控制部MCON中设置与交替动作的相数相同数量的n个故障格式部FLFO<SUB>1</SUB>~FLFO<SUB>n</SUB>,由此来在各存储块MBLK的n个存储体BNC#~BNC#n中分别存储低速故障数据LFAL<SUB>1</SUB>~LFAL<SUB>n</SUB>。 | ||
申请公布号 | CN1205524A | 申请公布日期 | 1999.01.20 |
申请号 | CN98108005.7 | 申请日期 | 1998.03.19 |
申请人 | 株式会社爱德万测试 | 发明人 | 佐藤新哉;藤崎健一 |
分类号 | G11C29/00 | 主分类号 | G11C29/00 |
代理机构 | 柳沈知识产权律师事务所 | 代理人 | 马莹 |
主权项 | 1.一种半导体存储器试验装置,在存储对被试验半导体存储器进行试验的结果的故障数据的不良解析存储器中,设置与能够在对高速的半导体存储器进行试验的高速试验方式下同时进行试验的半导体存储器的个数相同数量的存储块,在这些存储块中,分别具有与交替动作的相数相对应的数量的存储体,其特征在于,在对低速的半导体存储器进行试验的低速试验方式下,把上述不良解析存储器的各存储块的各存储体指定给同时进行试验的被试验存储器的故障数据的存储区域,把各被试验存储器的故障数据存储到各存储体中。 | ||
地址 | 日本东京都 |