发明名称 用于制造非易失存储器件的方法
摘要 一种制造非易失存储器件的方法,包括在第一导电型衬底下形成第二导电型位线;形成隔离层和第一导电层,形成第一导电线;在衬底上形成栅极隔离层,形成隧道隔离层;形成第二导电层,形成用于位线间浮置栅和程序栅的第二导电线;在第二导电线上形成介质膜;形成第三导电层和绝缘层,形成字线和浮置栅;在构图的绝缘层、字线、介质层和浮置栅的两侧形成绝缘侧壁垫;用垫作掩模对程序隧道效应绝缘层构图,形成接触孔,形成通过该孔连到程序栅的程序线。
申请公布号 CN1204870A 申请公布日期 1999.01.13
申请号 CN98108027.8 申请日期 1998.04.28
申请人 LG半导体株式会社 发明人 崔雄林;罗庚晚
分类号 H01L21/8247 主分类号 H01L21/8247
代理机构 柳沈知识产权律师事务所 代理人 黄敏
主权项 1.一种用来制造一非易失存储器件的方法,包括步骤:在第一导电型的一衬底的表面下面,在彼此相距一预置距离的方向上形成第二导电型的位线;相继地在该整个表面上形成一隔离层和第一导电层并随后在垂直于该位线处有选择地除去该隔离层和第一导电层以使其彼此隔离,从而形成第一导电线;在该衬底上形成一栅极隔离层和同时地在该隔离层上的第一导电线的表面上形成一隧道隔离层;在整个表面上形成一第二导电层,并有选择地除去第二导电层、隧道隔离层和第一导电线以形成用于该位线之间的浮置栅和程序栅的第二导电线;在第二导电线上形成一介质膜;相继地在包括介质膜的整个表面上形成第三导电层和一绝缘层,有选择地除去绝缘层、第三导电层、介质层和第二导电线以在第一导电线之间和垂直该位线处形成字线和浮置栅;在该所构图的绝缘层、字线、介质层和浮置栅的两侧形成绝缘侧壁垫;利用该绝缘侧壁垫作为掩模有选择地对该程序隧道效应绝缘层构图,以形成接触孔;和在位线之间的绝缘层上形成通过该接触孔电连接到程序栅的程序线。
地址 韩国忠清北道