| 主权项 |
1.一种积体电路装置(100)之时序最佳化的方法,该方法包括下列步骤:(a)接收一控制延迟値;(b)根据该控制延迟値,产生一修正装置时序;(c)使用晶片上验证线路(110,404)测试该修正装置时序,以决定该积体电路装置(100)是否为功能正常之装置;(d)接收一新的控制延迟値,其中新的控制延迟値取代该控制延迟値并且不同于该控制延迟値;以及(e)重复步骤(b)到(e)以决定积体电路装置(100)之最佳控制延迟値。2.一种控制装置时序之方法,该方法使用装置(100)之中的验证线路(110,404)来验证装置性能,其中该装置有具一动作边缘之控制信号,而该动作边缘相对于装置时序有一动作边缘位置,该方法包括:(a)修正该控制信号之动作边缘位置;(b)使用装置(100)之中的验证线路(110,404)测试该装置(100)之性能,以决定装置(100)是否产生一有效结果,其中有效结果意指装置(100)依预设之方式操作;(c)重复步骤(a)到(c)直到该动作边缘产生一符合预设要求之有效値;以及(d)储存该动作边缘位置。3.一种装置(100)时序最佳化之方法,该方法使用在装置(100)之中、用来验证装置(100)性能的线路(110,404)(验证线路),其中如果装置(100)符合预设之装置标准,则该验证线路(110,404)产生一有效信号,该方法由下列步骤构成:(a)将可变延迟控制器之延迟値设定到最大延迟値,其中最大延迟値是该可变延迟控制器可以展现、最可能长的延迟;(b)使用可变延迟控制器,以该延迟値延迟装置控制信号之动作边缘,产生一修正装置时序;(c)使用验证线路(110,404)测试该修正装置时序,以决定该装置(100)是否功能正常,其中如果装置(100)产生有效信号,则是功能正常的;(d)减少该延迟値以产生一新的延迟値,其中新延迟値取代该延迟値并与该延迟値不同,然后重复步骤(b)到(d)直到有效信号指示装置(100)功能不正常;以及(e)增加该延迟値以建立一最佳延迟値。4.一种装置(100)时序最佳化之方法,该方法使用在装置(100)之中、用来验证装置(100)性能的线路(110,404)(验证线路),其中如果装置(100)符合预设之装置标准,则该验证线路(110,404)产生一有效信号,该方法由下列步骤构成:(a)将可变延迟控制器之延迟値设定到最小延迟値,其中最小延迟値是该可变延迟控制器可以展现、最可能短的延迟;(b)使用可变延迟控制器,以该延迟値延迟装置控制信号之动作边缘,产生一修正装置时序;(c)使用验证线路(110,404)测试该修正装置时序,以决定该装置(100)是否功能正常,其中如果装置(100)产生有效信号,则是功能正常的;(d)增加该延迟値以产生一新的延迟値,其中新延迟値取代该延迟値并与该延迟値不同,然后重复步骤(b)到(d)直到有效信号指示装置(100)功能不正常;以及(e)减少该延迟値以建立一最佳延迟値。5.一种装置(100)时序最佳化之方法,该方法使用在装置(100)之中、用来验证装置(100)性能的线路(110,404)(验证线路),其中如果装置(100)符合预设之装置标准,则该验证线路(110,404)产生一有效信号,该方法由下列步骤构成:(a)将可变延迟控制器之延迟値设定在第一延迟値,其中第一延迟値是不同于可变延迟控制器可以展现、最好的预设延迟値;(b)使用可变延迟控制器,以该延迟値延迟装置控制信号之动作边缘,产生一修正装置时序;(c)使用验证线路(110,404)测试该修正装置时序,以决定该装置(100)是否功能正常,其中如果装置(100)产生有效信号,则是功能正常的;以及(d)修改该延迟値以产生一新的延迟値,其中新延迟値取代该延迟値并与该延迟値不同,然后重复步骤(b)到(d)直到有效信号指示装置(100)功能不正常。6.一种装置(100)之多个信号时序最佳化的方法,该方法使用一内建自我测试(BIST)结构,其中如果装置(100)功能正常,则该BIST结构产生一有效信号,该方法包括下列步骤:(a)设定多个可变延迟控制器至一已知之延迟値;(b)设定多个可变延迟控制器之第一可变延迟控制器至第一延迟値,其中第一延迟値不同于该已知延迟値;(c)使用第一可变延迟控制器产生一修正装置时序,以第一延迟値修正装置控制信号之至少一个动作边缘;(d)使用BIST结构测试该修正装置时序,以决定装置(100)是否功能正常,其中如果BIST结构产生有效信号,则该装置(100)是功能正常的;(e)设定第一可变延迟控制器至一新的延迟値,其中新延迟値取代第一延迟値并与第一延迟値不同;(f)重复步骤(b)到(e),直到决定最佳的第一延迟値;以及(g)储存该最佳的第一延迟値作为已内存之延迟値;以及(h)重复步骤(a)到(h),以决定多个可变延迟控制器之每一个的最佳延迟値。7.一种装置(100)之多个信号时序最佳化的方法,该方法使用一内建自我测试(BIST)结构,其中如果装置(100)功能正常,则该BIST结构产生一有效信号,该方法包括下列步骤:(a)设定多个可变延迟控制器至一已知之延迟値;(b)设定多个可变延迟控制器之第一可变延迟控制器至第一延迟値,以及多个可变延迟控制器之第二可变延迟控制器至第二延迟値,其中第一延迟値不同于该已知延迟値;(c)使用第一可变延迟控制器与第二可变延迟控制器产生一修正装置时序,以第一延迟値与第二延迟値修正装置控制信号之至少一个动作边缘;(d)使用BIST结构测试该修正装置时序,以决定装置(100)是否功能正常,其中如果BIST结构产生有效信号,则该装置(100)是功能正常的;(e)设定第一可变延迟控制器至一新的第一延迟値,以及第二可变延迟控制器至一新的第二延迟値,其中新的第一延迟値取代第一延迟値,而新的第二延迟値取代第二延迟値;(f)重复步骤(b)到(e),直到决定最佳的第一延迟値与第二延迟値;以及(g)储存该最佳的第一延迟値与第二延迟値作为已内存之延迟値;以及(h)重复步骤(a)到(h),以决定多个可变延迟控制器之每一个的最佳延迟値。8.一种资料处理装置(100)时序最佳化之装置,其中该装置包括:一中央处理单元(CPU),以执行电脑指令;一内建自我测试(BIST)装置(110,404),用以进行BIST,其连接至该CPU和至少装置(100)之部分,以决定资料处理装置(100)该至少部份之性能,如果装置(100)之该至少部份是功能正常的,则BIST装置(110,404)产生一有效信号;一延迟产生器(120),其具有一可变延迟控制器(125),连接至CPU,并接收一装置控制信号,其中可变延迟控制器(125)设定一延迟値至延迟产生器(120),而其中延迟产生器(120),根据可变延迟控制器(125)之延迟値,延迟了至少部份的装置控制信号,而产生一修正装置控制信号;以及一记忆体单元(410),其与CPU、BIST装置(110,404)和延迟产生器(120)相连,以储存电脑指令在记忆体(410)中,以及储存资料在记忆体(410)中,该电脑指令包括:设定该可变延迟控制器(125)至一延迟値之电脑指令;进行BIST以决定是否该修正装置控制信号产生有效信号之电脑指令;设定该可变延迟控制器(125)至一新的延迟値之电脑指令;以及以重复用以进行BIST、设定可变延迟控制器(125)、以及重复之电脑指令,直到决定最佳延迟値之电脑指令。9.一种装置(100,400)时序最佳化之装置,其中该装置包括:一BIST控制器(110,404),其连接以接收初始BIST信号,该BIST控制器用以决定装置(100,400)之至少部份的性能,而如果该装置之至少部份(130,408)是功能正常的,则产生一有效信号,其中在收到初始BIST信号时,BIST控制器(110,404)加一测试序列至装置(130,408)之至少部份,自装置(130,408)之至少部份接收测试结果,并且比较该测试结果与预期之测试结果,以便决定装置(130,408)之该至少部份是否功能正常;以及一延迟产生器(120,406),其具有一可变延迟控制器(125,407),该延迟产生器(120,406)提供初始BIST信号,连接至BIST控制器(110,404)与至少一个装置控制信号,其中可变延迟控制器(125,407)设定一延迟値至该延迟产生器(120,406),而其中根据可变延迟控制器(125,407)之延迟値,延迟产生器(120,406)延迟至少装置控制信号之部分,而产生一修正装置时序。10.一种积体电路装置(100)加速搜寻之方法,该方法包括下列步骤:(a)接收一欲测试之半导体装置(100,200);(b)启动自我验证测试,其中自我验证测试实际上是由积体电路装置(125,407)进行,且更包括下列步骤:(c)根据控制延迟値产生一修正装置时序;(d)使用晶片上验证线路(110,404)测试该修正装置时序,以决定积体电路装置(100)是否为功能正常之装置;(e)产生新的控制延迟値,其中新控制延迟値取代该控制延迟値并与该控制延迟値不同;(f)重复步骤(b)到(e),直到决定该装置之最佳控制延迟値;以及(g)根据此最佳控制延迟値搜寻积体电路装置(100)。图式简单说明:第一图以块状图形式,表示根据本发明之一个装置100。第二图以块状与逻辑图形式,表示根据本发明之延迟产生器。第三图以波形图形式,表示在第二图之延迟产生器中信号波形间之关系。第四图以块状图形式,表示记忆体装置200的一部份。第五图以波形图形式,表示在第四图之装置200中信号波形间之关系。第六图以块状图形式,表示根据本发明之装置400。第七图以流程图形式,表示根据本发明之方法500。第八图以流程图形式,表示根据本发明之方法550。 |
