| 主权项 |
1.一种非挥发性半导体记忆装置,其特征在于:具有多数记忆胞,该多数记忆胞各自具有控制闸及浮置闸,以资料为临界値储存,使各记忆胞的临界値成为形成消除状态的第一临界値区域及升上述第一临界値区域不同之形成写入状态的多数临界値区域之中的1个,将资料写入消除状态的记忆胞时,使所选择的记忆胞成为从上述消除状态的临界値区域起作为写入状态最低的第二临界値区域,再写入资料时,使上述第一临界値区域内的记忆胞成为从上述第一临界値区域起比上述第二临界値区域高的第三临界値区域者。2.根据申请专利范围第1项之非挥发性半导体记忆装置,其中写入资料时,藉由将第一电压供应所选择记忆胞之控制闸,使记忆胞的临界値从第一临界値区域成为第二临界値区域,藉由将和上述第一电压不同的第二电压供应所选择记忆胞之控制闸,使记忆胞的临界値从第一临界値区域成为第三临界値区域。3.根据申请专利范围第2项之非挥发性半导体记忆装置,其中上述多数记忆胞各自储存2位元资料。4.根据申请专利范围第3项之非挥发性半导体记忆装置,其中更具有外部端子、资料变换电路、第一资料锁定电路、第二资料锁定电路及第三资料锁定电路,由上述外部资料端子供应的资料为上述资料变换电路进行资料变换,所变换的资料储存于对应的上述第一资料锁定电路、上述第二资料锁定电路及上述第三资料锁定电路内。5.根据申请专利范围第4项之非挥发性半导体记忆装置,其中使所选择记忆胞的临界値根据储存于上述第一资料锁定电路内的资料从第一临界値区域成为第二临界値区域,根据储存于上述第二资料锁定电路内的资料从第一临界値区域成为第三临界値区域,根据储存于上述第三资料锁定电路内的资料从第一临界値区域成为第四临界値区域。6.根据申请专利范围第5项之非挥发性半导体记忆装置,其中根据储存于上述第一资料锁定电路内的资料,使所选择记忆胞的临界値从上述第一临界値区域成为上述第二临界値区域,储存于上述第二资料锁定电路内的资料转移到上述第一资料锁定电路,根据储存于上述第一资料锁定电路内的资料,使所选择记忆胞的临界値从上述第一临界値区域成为上述第三临界値区域,储存于上述第三资料锁定电路内的资料转移到上述第一资料锁定电路,根据储存于上述第一资料锁定电路内的资料,使所选择记忆胞的临界値从上述第一临界値区域成为第四临界値区域。7.根据申请专利范围第6项之非挥发性半导体记忆装置,其中藉由输入作写入动作指示的一个命令,从上述多数记忆胞中使所选择记忆胞的临界値从上述第一临界値区域变化到上述第四临界値区域。8.根据申请专利范围第7项之非挥发性半导体记忆装置,其中更具有命令解码器:解译所输入的命令;及,控制电路:根据上述命令解码器的解译结果,产生控制信号。9.根据申请专利范围第8项之非挥发性半导体记忆装置,其中更具有电压产生电路,该电压产生电路系回应上述控制电路产生的控制信号,将预定电压供应所选择记忆胞之控制闸。10.根据申请专利范围第6项之非挥发性半导体记忆装置,其中根据指示写入动作的外部控制信号,从上述多数记忆胞中使所选择记忆胞的临界値从上述第一临界値区域变化到上述第四临界値区域。11.一种非挥发性半导体记忆装置,其特征在于:具有多数字元线;多数记忆胞:各自具有控制闸及浮置闸,以2位元资料为临界値储存,上述多数记忆胞各自透过控制闸连接于上述多数字元线中对应的字元线;外部端子;字元线解码器:根据透过上述外部端子所供应的位址信号,从上述多数字元线中选择预定字元线;字元线驱动器:将预定电压供应所选择的字元线;内部电压产生电路:将上述预定电压供应上述字元线驱动器;及,资料变换电路:变换透过上述外部端子所供应的资料,在写入动作方面,使选择写入之记忆胞的临界値从形成消除状态的第一临界値区域,按照为上述资料变换电路所变化的资料,作为写入状态成为最低的第二临界値区域者。12.根据申请专利范围第11项之非挥发性半导体记忆装置,其中写入资料时,藉由将第一电压供应所选择记忆胞之控制闸,使记忆胞的临界値从第一临界値区域成为第二临界値区域,藉由将和上述第一电压不同的第二电压供应记忆胞之控制闸,使记忆胞的临界値从第一临界値区域成为第三临界値区域,藉由将和上述第一及第二电压不同的第三电压供应记忆胞之控制闸,使记忆胞的临界値从第一临界値区域成为第四临界値区域。13.根据申请专利范围第12项之非挥发性半导体记忆装置,其中由上述内部电压产生电路产生上述第一、第二及第三电压。14.根据申请专利范围第13项之非挥发性半导体记忆装置,其中更具有第一资料锁定电路、第二资料锁定电路及第三资料锁定电路,为上述资料变换电路所变换的资料储存于对应的上述第一资料锁定电路、上述第二资料锁定电路及上述第三资料锁定电路内。15.根据申请专利范围第14项之非挥发性半导体记忆装置,其中使所选择记忆胞的临界値根据储存于上述第一资料锁定电路内的资料从第一临界値区域成为第二临界値区域,根据储存于上述第二资料锁定电路内的资料从第一临界値区域成为第三临界値区域,根据储存于上述第三资料锁定电路内的资料从第一临界値区域成为第四临界値区域。16.根据申请专利范围第15项之非挥发性半导体记忆装置,其中根据储存于上述第一资料锁定电路内的资料,使所选择记忆胞的临界値从上述第一临界値区域成为上述第二临界値区域,储存于上述第二资料锁定电路内的资料转移到上述第一资料锁定电路,根据储存于上述第一资料锁定电路内的资料,使所选择记忆胞的临界値从上述第一临界値区域成为上述第三临界値区域,储存于上述第三资料锁定电路内的资料转移到上述第一资料锁定电路,根据储存于上述第一资料锁定电路内的资料,使所选择记忆胞的临界値从上述第一临界値区域成为第四临界値区域。17.根据申请专利范围第16项之非挥发性半导体记忆装置,其中藉由透过上述外部端子输入作写入动作指示的一个命令,从上述多数记忆胞中使所选择记忆胞的临界値从上述第一临界値区域变化到上述第四临界値区域。18.根据申请专利范围第17项之非挥发性半导体记忆装置,其中更具有命令解码器:解译所输入的命令;及,控制电路:根据上述命令解码器的解译结果,产生控制信号。19.根据申请专利范围第16项之非挥发性半导体记忆装置,其中根据指示写入动作的外部控制信号,从上述多数记忆胞中使所选择记忆胞的临界値从上述第一临界値区域变化到上述第四临界値区域。20.一种非挥发性半导体记忆装置,其特征在于:具有多数记忆胞,该多数记忆胞各自由具有控制闸及浮置闸之电晶体所成,以资料为临界値储存,使各记忆胞的临界値成为形成消除状态的第一临界値区域及和上述第一临界値区域不同之形成写入状态的多数临界値区域之中的1个,将资料写入消除状态的记忆胞时,使所选择的记忆胞成为从上述消除状态的临界値区域起作为写入状态最远的第二临界値区域,再写入资料时,使上述第一临界値区域内的记忆胞成为从上述第一临界値区域起比上述第二临界値区域远的第三临界値区域者。21.根据申请专利范围第20项之非挥发性半导体记忆装置,其中写入资料时,自被由上述消除状态的临界値区域移动至最远的临界値区域之记忆胞,向被移动至离上述消除状态的临界値区域近的临界値区域之记忆胞,依序进行资料之写入者。22.根据申请专利范围第21项之非挥发性半导体记忆装置,其中藉由将资料写入记忆胞而向对应于各记忆胞之临界値区域移动时,施加于所选择之记忆胞的控制闸之电压系就各临界値区域而相异者。23.根据申请专利范围第22项之非挥发性半导体记忆装置,其中上述多数记忆胞之每一个皆储存2位元之资料,各记忆胞之临界値系位于自上述第1临界値区域至第4临界値区域中之任一个临界値区域者。24.根据申请专利范围第23项之非挥发性半导体记忆装置,其中具有外部端子及至少2个资料锁定电路,由上述外部端子所输入之资料系储存于上述至少2个资料锁定电路之一者中者。25.根据申请专利范围第24项之非挥发性半导体记忆装置,其中藉由输入作写入动作指示的一个命令,从上述多数记忆胞中使所选择记忆胞的临界値被设定为自上述第一临界値区域到上述第四临界値区域中之任一个临界値者。26.根据申请专利范围第23项之非挥发性半导体记忆装置,其中具有命令解码器:解译所输入的命令;及,控制电路:根据上述命令解码器的结果,产生控制信号。27.根据申请专利范围第26项之非挥发性半导体记忆装置,其中具有电压产生电路:应答于上述控制电路所产生之控制信号,对所选择之记忆胞的控制闸供给特定电压者。28.根据申请专利范围第27项之非挥发性半导体记忆装置,其中根据指示写入动作的外部控制信号,从上述多数记忆胞中使所选择记忆胞的临界値被设定为自上述第一临界値区域到上述第四临界値区域中之任一个临界値者。29.一种非挥发性半导体记忆装置,其特征在于:具有多数记忆胞,该多数记忆胞各自由具有控制闸及浮置间之电晶体所成,以多値资料为临界値储存,将资料写入消除状态的记忆胞时,使所选择的记忆胞成为从上述消除状态的临界値区域起作为写入状态最远的第二临界値区域,再写入资料时,使上述第一临界値区域内的记忆胞成为从上述第一临界値区域起比上述第二临界値区域远的第三临界値区域者。30.根据申请专利范围第29项之非挥性半导体记忆装置,其中使各记忆胞的临界値成为形成消除状态的第一临界値区域及和上述第一临界値区域不同之形成写入状态的多数临界値区域之中的1个者。31.根据申请专利范围第30项之非挥发性半导体记忆装置,其中写入资料时,自被由上述消除状态的临界値区域移动至最远的临界値区域之记忆胞,向被移动至离上述消除状态的临界値区域近的临界値区域之记忆胞,顺序进行资料之写入者。32.根据申请专利范围第31项之非挥发性半导体记忆装置,其中藉由将资料写入记忆胞而向对应于各记忆胞之临界値区域移动时,施加于所选择之记忆胞的控制闸之电压系就各临界値区域而相异者。33.根据申请专利范围第32项之非挥发性半导体记忆装置,其中上述多数记忆胞之每一个皆储存2位元之资料,各记忆胞之临界値系位于自上述第1临界値区域至第4临界値区域中之任一个临界値区域者。34.根据申请专利范围第33项之非挥发性半导体记忆装置,其中具有外部端子及至少2个资料锁定电路,由上述外部端子所输入之资料系储存于上述至少2个资料锁定电路之一者中者。35.根据申请专利范围第34项之非挥发性半导体记忆装置,其中藉由输入作写入动作指示的一个命令,从上述多数记忆胞中使所选择记忆胞的临界値被设定为自上述第一临界値区域到上述第四临界値区域中之任一个临界値者。36.根据申请专利范围第35项之非挥发性半导体记忆装置,其中具有命令解码器:解译所输入的命令;及,控制电路:根据上述命令解码器的结果,产生控制信号。37.根据申请专利范围第36项之非挥发性半导体记忆装置,其中有电压产生电路:应答于上述控制电路所产生之控制信号,对所选择之记忆胞的控制闸供给特定电压者。38.根据申请专利范围第37项之非挥发性半导体记忆装置,其中根据指示写入动作的外部控制信号,从上述多数记忆胞中使所选择记忆胞的临界値被设定为自上述第一临界値区域到上述第四临界値区域中之任一个临界値者。图式简单说明:第一图为显示关于本发明之多値快闪式记忆体之资料写入方法概略的说明图。第二图为显示关于本发明之多値快闪式记忆体之记忆体阵列结构例的电路图。第三图为显示感测锁定电路SLT及资料锁定电路DLT之具体例的电路图。第四图为显示将关于本发明之多値快闪式记忆体之2位元写入资料变换成4値之资料之资料变换电路一实施例的逻辑电路图。第五图为显示实施例之多値快闪式记忆体写入时之资料输入定时的定时图。第六图为显示实施例之多値快闪式记忆体写入程序的流程图。第七图为显示从资料锁定电路DLT到感测锁定电路SLT之资料转移时之信号定时的定时图。第八图为显示检出反常位元之具体程序之定时的定时图。第九图为显示关于本发明之多値快闪式记忆体一实施例概略的全体方块图。第十图为显示用于实施例之快闪式记忆体之记忆胞构造及资料写入时之电压状态的模式图。第十一图为显示用于实施例之快闪式记忆体之记忆胞消除时之电压状态的模式图。第十二图为显示关于先前申请案发明之多値快闪式记忆体之资料写入方法概略的说明图。 |
