一种利用化学机械式琢磨技术制造电容器的方法

摘要

本发明揭露了一种高密度动态随机存取记忆体的制造方法。首先，在矽半导体晶圆上形成隔离场效电晶体所需之场氧化层，接着，形成场效电晶体兴字语线。接着，形成位元线接触窗和位元线。然后，沈积一层第二绝缘层和第三绝绿层，并平坦化所述第三绝缘层。接着。形成记忆元接触窗(cell contact)并沈积一层第一复晶矽，所述第一复晶矽没有填满所述「记忆元接触窗」而形成第一空隙(first gap)。接着，利用微影技术与电浆蚀刻技术蚀去「记忆元接触窗区域」之所述第三绝缘层到一适当的深度以形成凹构，接着，沈积一层第二复晶矽，所述第二复晶矽没有填满所述「凹沟」，而形成第一空隙(first gap)。然后，沈积一层第四绝缘层，所述「第四绝缘层」填满所述「第一空隙」，接着利用化学机械式琢磨技术(ＣＭＰ)水平的磨去一部份的所述第四绝缘层和所述第二复晶矽，所述「琢磨」约略终止于所述第三绝缘层表面，而在所述「凹沟」内形成「第四绝缘层插塞物」(insulator plug)和「第二复晶矽侧壁物」(polysilicon spacer)。最后，利用氢氟酸溶液去除剩余之所述「第三绝缘层」与「第四绝缘层插塞物」以形成由「第一复晶矽插塞物」和「第二复晶矽侧壁物」构成之电容器的下层电极。

主权项

1.一种具有高电容器之动态随机存取记忆体之制造方法,系括:在矽半导体晶圆上形成场氧化层;形成场效电晶体与字语线,所述场效电晶体包含有闸氧化层、闸极与源极/汲极;沈积一层第一绝缘层;利用微影技术与蚀刻技术在「位元线接触窗区域」蚀去所述第一绝缘层以露出汲极,以形成位元线接触窗(bitline contact);形成位元线;沈积一层第二绝缘层;沈积一层第三绝缘层,并平坦化所述第三绝缘层;利用微影技术与蚀刻技术蚀去「记忆元接触窗区域」之所述第二绝缘层与第三绝缘层以露出场效电晶体之源极,以形成记忆元接触窗(cell contact);利用微影技术与蚀刻技术蚀去所述「记忆元接触窗区域」之所述第三绝缘层到一适当的深度以形成凹沟;沈积一层第二复晶矽,所述第二复晶矽没有填满所述「凹沟」,而形成第一空隙(first gap);沈积一层第四绝缘层,所述「第四绝缘层」填满所述「第一空隙」;利用化学机械式琢磨技术(CMP)水平的磨去一部份的所述第四绝缘层和所述第二复晶矽,所述「琢磨」约略终止于所述第三绝缘层表面,而在所述「凹沟」内形成「第四绝缘层插塞物」 (insulator plug)和「第二复晶矽侧壁物」 (polysiliconspacer);去除剩余之所述「第三绝缘层」与「第四绝缘层插塞物」以形成由所述「第一复晶矽插塞物」和「第二复晶矽侧壁物」构成之电容器的下层电极;形成一层电容器介电层;形成一层第三复晶矽,并利用微影技术与蚀刻技术蚀去所述电容器介电层和第三复晶矽,以形成电容器的上层电极。2.如申请专利范围第1项所述之制造方法,其中所述第一绝缘层是由二氧化矽组成,其厚度介于500埃到2000埃之间。3.如申请专利范围第1项所述之制造方法,其中所述第二绝缘层是由氮化矽组成,其厚度介于500埃到2000埃之间。4.如申请专利范围第1项所述之制造方法,其中所述第三绝缘层是由二氧化矽组成,其厚度介于3000埃到8000埃之间。5.如申请专利范围第1项所述之制造方法,其中所述第四绝缘层是由二氧化矽组成,其厚度介于1000埃到3000埃之间。6.如申请专利范围第1项所述之制造方法,其中所述第一复晶矽是以化学汽相沈积法形成,其厚度介于500埃到2000埃之间。7.如申请专利范围第1项所述之制造方法,其中所述第二复晶矽是以化学汽相沈积法形成,其厚度介于500埃到2000埃之间。8.如申请专利范围第1项所述之制造方法,其中所述「电容器介电层」是由氮化矽和二氧化矽(NO)所组成,或由二氧化矽、氮化矽和二氧化矽(ONO)所组成,或由五氧二钽(Ta2O5)所组成,其厚度介于10埃到100埃之间。9.如申请专利范围第1项所述之制造方法,其中所述第三复晶矽是以化学汽相沈积法形成,其厚度介于1000埃到2000埃之间。10.如申请专利范围第1项所述之制造方法,所述去除剩余之所述「第三绝缘层」与「第四绝缘层插塞物」,是利用氢氟酸溶液。图式简单说明:第一图是形成场效电晶体与字语线后的制程剖面示意图,所述场效电晶体包含有闸氧化层、闸极与源极/汲极;第二图是沈积一层第一绝缘层;第三图是利用微影技术与电浆蚀刻技术在「位元线接触窗区域」蚀去所述第一绝缘层以露出汲极,以形成位元线接触窗(bitline contact)后的制程剖面示意图;第四图是形成位元线后的制程剖面示意图;第五图是沈积一层第二绝缘层后的制程剖面示意图;第六图是沈积一层第三绝缘层,并利用习之的化学机械式琢磨技术(CMP)将平坦化所述第三绝缘层后的制程剖面示意图;第七图是形成记忆元接触窗(cell contact)后的制程剖面示意图;第八图是沈积一层第一复晶矽后的制程剖面示意图,所述第一复晶矽填满所述「记忆元接触窗」;第九图是利用电浆蚀刻技术对所述「第一复晶矽」进行垂直单向性的回蚀刻以形成「第一复晶矽插塞物」(polysilicon plug)后的制程剖面示意图,所述垂直单向性的回蚀刻终止于所述第三绝缘层之表面;第十图是利用微影技术与电浆蚀刻技术蚀去「记忆元接触窗区域」之所述第三绝缘层到一适当的深度以形成凹沟后的制程剖面示意图;第十一图是形成一层第二复晶矽后的制程剖面示意图,所述第二复晶矽没有填满所述「凹沟」,而形成第一空隙(first gap);第十二图是沈积一层第四绝缘层后的制程剖面示意图,请注意,所述「第四绝缘层」填满所述「第一空隙」;第十三图是利用化学机械式琢磨技术(CMP)水平的磨去一部份的所述「第四绝缘层」和所述「第二复晶矽」后的制程剖面示意图,所述「琢磨」约略终止虚线所示;第十四图是完成利用化学机械式琢磨后的制程剖面示意图;第十五图是利用氢氟酸溶液去除剩余之所述「第三绝缘层」与「第四绝缘层插塞物」以形成由所述「第一复晶矽插塞物」和「第二复晶矽侧壁物」构成之电容器的下层电极后的制程剖面示意图。第十六图是形成一层电容器介电层后的制程剖面示意图;第十七图是形成一层第三复晶矽,并利用微影技术与电浆蚀刻技术蚀去所述电容器介电层和第三复晶矽,以形成电容器的上层电极后的制程剖面示意图。