| 摘要 |
EL CIRCUITO DE SINCRONIZACION SINCRONIZA UNA SEÑAL DIN DE ENTRADA DIGITAL, SINCRONA CON UNA PRIMERA SEÑAL DE RELOJ CLBYTE CON FRECUENCIA VARIABLE, CON UNA SEGUNDA SEÑAL DE RELOJ CLSYS CON FRECUENCIA FIJA. INCLUYE UN CIRCUITO DEMULTIPLEXOR CLD, DMO,...DM7 PARA DEMULTIPLEXAR DIN SOBRE 8 CANALES. CLD ES UN CIRCUITO DIVISOR QUE GENERA, DESDE LA PRIMERA CITADA SEÑAL DE RELOJ, 8 SEÑALES DT0 A DT7 SEÑALES DE RELOJ DIVIDIDAS DE FRECUENCIA, QUE CONTROLAN DM0 A DM7, Y QUE SE APLICAN A LOS RESPECTIVOS CIRCUITOS DE DETECCION, DF01 A DF03, XORO;... DF1 A DF73, XOR7, PARA GENERAR SEÑALES DE CONTROL CS0 A CS7, INDICATIVAS DE LAS TRANSICIONES DE VALOR DE DT0 A DT7. CS0 A CS7 SE USAN PARA MUESTREAR LAS SEÑALES DE ENTRADA DIN0 A DIN7 DEMULTIPLEXADAS, PROPORCIONANDO ASI DOUT0 A DOUT7, QUE SON SINCRONAS CON CLSYS.. SE USA UN MODULO M DE MEMORIA PARA ALMACENAR LAS ULTIMAS SEÑALES CUANDO SON ESTABLES. SEGUN SU APLICACION, SE LEEN EN UNA FORMA PREDETERMINADA PARA FORMAR DOUT.
|
