DRAM with gain memory cells

摘要

DRAM-Zellenanordnung mit dynamischen selbstverstärkenden Speicherzellen und Verfahren zu deren Herstellung. In einer selbstverstärkenden dynamischen Speicherzellenanordnung weist jede Speicherzelle einen Auswahltransistor, einen Speichertransistor und eine Diodenstruktur auf. Auswahltransistor und Speichertransistor sind jeweils als vertikale MOS-Transistoren ausgebildet und übereinander angeordnet. Sie sind über ein gemeinsames Source-/Drain-Gebiet (7') miteinander verbunden. Ein Source-/Drain-Gebiet (2) des Speichertransistors ist mit einer Versorgungsspannungsleitung, ein Source-/Drain-Gebiet (5') des Auswahltransistors mit einer Bitleitung, die Gateelektrode (19) des Auswahltransistors mit einer Wortleitung verbunden. Zwischen das gemeinsame Source-/Drain-Gebiet (7') und die Gateelektrode (11) des Speichertransistors ist eine Diodenstruktur (11, 12, 14) geschaltet. <IMAGE>