| 主权项 |
1.在一双计算机系统中，包括左处理器单元和右处理器单元，左右处理器单元之一作为主系统工作，而另一个作为辅助系统保持备用，对付主系统发生故障，所述左右处理器单元每一个包括存储器和用于根据监视所述左右处理器单元工作状态而获得的信息，控制所述左右处理器单元中哪一个作为主系统工作的双控制单元；其中所述左处理器单元还包括产生信号(WRIL)的装置，当所述左处理器单元工作时，根据写操作使所述左处理器单元的所述存储器中的数据写入平衡装置的先入先出存储器，当所述左处理器单元备用时，使所述先入先出存储器中存的数据读出并移入所述左处理器单元；所述右处理器单元还包括产生信号(WRIR)的装置，当所述左处理器单元工作时，根据写操作使所述右处理器单元的所述存储器中的数据写入平衡装置的先入先出存储器，当所述右处理器单元备用时，使所述先入先出存储器中存的数据读出并移入所述右处理器单元；所述左处理器单元还包括当所述左处理器单元要工作时，产生控制宣布信号(CTLL)的装置；所述右处理器单元还包括当所述右处理器单元要工作时，产生控制宣布信号(CTLR)的装置；产生双控制信号(DCSL)使所述左处理器单元工作的装置；产生双控制信号(DCSR)使所述右处理器单元工作的装置；所述双控制单元包括所述平衡装置，用于连续平衡化所述左右处理器单元每一个中的所述存储器的内容，所述平衡装置包括所述先入先出存储器；当仅在满足下列表达式时，控制数据移入(SI)所述先入先出存储器的装置，SI＝ACCL·WRIL·CTLL·DSCL+ACCR·WRIR·CTLR·DCSR；当仅在满足下列表达式时，控制数据移出SO所述先入先出存储器的装置，SO＝ACCL·WRIL·CTLL+ACCR·WRIR·CTLR；其中，(ACCL)或(ACCR)是在所述左或右处理器单元写访问或读访问所述先入先出存储器时有效的信号；和监视所述左右处理器单元每一个工作状态并在发现上述两公式不满足时禁止访问所述先入先出存储器的装置；这样，防止数据产生不需要的丢失及在所有时间包括在所述左右处理器单元之间转移控制时保持控制的连续性。 |
