| 主权项 |
1.一种在积体电路中形成壕沟隔离结构之方法,其包括以下步骤:提供半导体基材(12);形成缓冲层(13),覆盖在半导体基材(12)上方;形成抗氧化层(15),覆盖在缓冲层(13)上方;使抗氧化层(15)与缓冲层(13)形成图样,以留下抗氧化层(15)之其余部份(16),覆盖在缓冲层(13)之其余部份(14)上方,及形成半导体基材(12)之外露部份(20);蚀刻半导体基材(12)之外露部份(20),以形成壕沟(22),此壕沟(22)具有壕沟底部(26)与壕沟侧壁(24);在壕沟(22)内形成矽层(28),并覆盖在抗氧化层(15)之其余部份(16)上方,此矽层(28)具有不足以填满壕沟(22)之厚度;使矽层(28)氧化以形成第一个介电层(30),此第一个介电层(30)系覆盖在抗氧化层(15)之其余部份(16)上方且位于壕沟(22)内,此第一个介电层(30)具有不足以填满壕沟(22)之厚度;蚀刻第一个介电层(30)以形成经蚀刻之介电层(32);形成第二个介电层(34),覆盖在该经蚀刻介电层(32)上方;移除一部份第二个介电层(34),以在壕沟(22)内形成壕沟柱塞(36);及移除抗氧化层(15)之其余部份(16)。2.根据申请专利范围第1项之方法,其中移除一部份第二个介电层(34)之步骤,系包括以化学、机械方式磨光第二个介电层(34)之步骤。3.一种在积体电路中形成壕沟隔离结构之方法,其包括以下步骤:提供半导体基材(12);形成缓冲层(13),覆盖在半导体基材(12)上方;形成抗氧化层(15),覆盖在缓冲层(13)上方;使抗氧化层(15)与缓冲层(13)形成图样,以留下抗氧化层(15)之其余部份(16),覆盖在缓冲层(13)之其余部份(14)上方,及形成半导体基材(12)之外露部份(20);蚀刻半导体基材(12)之外露部份(20),以形成壕沟(22),此壕沟(22)具有壕沟底部(26)与壕沟侧壁(24);在壕沟(22)内形成矽层(28),并覆盖在抗氧化层(15)之其余部份(16)上方,此矽层(28)具有不足以填满壕沟(22)之厚度;使矽层(28)氧化以形成第一个介电层(30),此第一个介电层(30)系覆盖在抗氧化层(15)之其余部份(16)上方且位于壕沟(22)内,此第一个介电层(30)具有不足以填满壕沟(23)之厚度;蚀刻第一个介电层(30)以形成经蚀刻之介电层(32);形成第二个介电层(34),覆盖在该经蚀刻介电层(32)上方;移除一部份第二个介电层(34),以在壕沟(22)内形成壕沟柱塞(36);移除抗氧化层(15)之其余部份(16),以曝露出缓冲层(13)之其余部份(14);使缓冲层(13)之其余部份(14)在氧化环境中回火,以形成牺牲性氧化物层(38);移除该牺牲性氧化物层(38),以形成半导体基材(12)之第二个外露部份(40);及形成闸极介电层(42),覆盖在半导体基材(12)之第二个外露部份(40)上方。4.根据申请专利范围第3项之方法,其中移除一部份第二个介电层(34)之步骤,系包括以化学、机械方式磨光第二个介电层(34)之步骤。5.一种在积体电路中形成壕沟隔离结构之方法,其包括以下步骤:提供半导体基材(12);形成缓冲层(13),覆盖在半导体基材(12)上方;形成抗氧化层(15),覆盖在缓冲层(13)上方;使抗氧化层(15)与缓冲层(13)形成图样,以留下抗氧化层(15)之其余部份(16),覆盖在缓冲层(13)之其余部份(14)上方,及形成半导体基材(12)之第一个外露部份(20);蚀刻该半导体基材(12)之第一个外露部份(20),以形成壕沟(22);在壕沟(22)内形成介电层(34),并覆盖在抗氧化层(15)之其余部份(16)上方;移除一部份介电层(34),以在壕沟(22)内形成壕沟柱塞(36);移除抗氧化层(15)之其余部份(16),以曝露出缓冲层(13)之其余部份(14);使缓冲层(13)之其余部份(14)在氧化环境中回火,以形成牺牲性氧化物层(38);移除该牺牲性氧化物层(38),以形成半导体基材(12)之第二个外露部份(40);及形成闸极介电层(42),覆盖在半导体基材(12)之第二个外露部份(40)上方。图式简单说明:第一图-第十一图系以横截面说明根据本发明之一项具体实施例之处理步骤。 |
