一种利用蚀刻终止制程改善介层孔电阻的方法

摘要

本发明揭露了一种改善积体电路之介层孔电阻值(Via Hole Resistance)的方法。双层金属连线制程之第一层金属连线是由反反射层、铝合金和障碍金属层构成，而由于起伏不平的地形地势（Uneven Topography）和平坦化的效应（Planarization），介层孔之深度不一，造成浅介层孔下方之反反射层被蚀刻掉，导致介层孔电阻值突然昇高，造成良率上的损失。藉着形成一层含钛量比较丰富的氮化钛作为反反射层，可以使二氧化矽对所述反反射层的蚀刻选择率大于10，因此，所述『含钛量比较丰富的氮化钛』能有效的作为蚀刻终止层(Etch-StopLayer)，使浅介层孔之介层孔电阻值不致昇高，提高产品良率。

主权项

1.一种积体电路之介层孔的制造方法,系包含:在半 导体 基板上,(Semiconductor Substrate)形成电性元件;形 成中间介电层(Inter Level Dielectri;ILD);形成接触 窗(Contact Hole);形成金属层(Metal),所述金属层跨 过所述接触窗;形成一层是含钛量较丰富的氮化钛 (Ti- Riched TiN);利用微影技术和蚀刻技术蚀去所述『含 钛 量较丰富的氮化钛』和『金属层』,以形成金属图 案;形 成金属间介电层(Inter Metal Dielectri;IMD);利用微 影技术和蚀刻技术蚀去所述金属间介电层以形成 介层孔( Via Hole)。2.如申请专利范围第1项之方法,其中所述 之电性元件是 指电晶体、电阻器、电感器与电容器等电子元件 。3.如申请专利范围第1项之方法,其中所述之中间 介电层 至少含有一层绝缘层(Insulating Layer)。4.如申请专 利范围第1项之方法,其中所述之金属层至少 含有铝合金(Aluminum Alloy)。5.如申请专利范围第1项 之方法,其中所述之金属间介电 层至少含有一层绝缘层(Insulating Layer)。图式简单 说 明:第一图是本发明之实施例之制程剖面示意图。