| 摘要 |
<p>La présente invention concerne un circuit à semiconducteur, en particulier un circuit intégré à grande échelle comprenant à la fois une DRAM et un circuit logique, qui permet de réduire le nombre d'opérations de rafraîchissement de la DRAM et, par conséquent, de réduire la consommation d'énergie sans altérer la performance de traitement logique qui, autrement, se verrait diminuée par une augmentation du temps d'accès en mémoire induite par un conflit entre le rafraîchissement et l'accès du circuit logique à la DRAM. A cette fin, seules les rangées stockant des données utilisées par le circuit logique sont rafraîchies. En ce qui concerne les variables arbitraires, plusieurs données dont les périodes entre l'écriture initiale et la dernière lecture se chevauchent ou sont proches l'une de l'autre sont attribuées à la même rangée de DRAM pour y être stockées. Ces rangées précises ne sont rafraîchies que pendant la période durant laquelle les données qui y sont stockées sont actives.</p> |
