| 摘要 |
<p>L'invention concerne une mémoire vive dynamique groupée par paquets (DRAM) qui reçoit des paquets de commande, chacun de ces paquets contenant plusieurs mots de commande. L'un des mots de commande de chaque paquet de commande comprend une adresse colonne. Chacun de ces mots de commande, y compris l'adresse colonne, est stocké dans l'une des unités de stockage, de sorte que plusieurs adresses colonne peuvent être stockées simultanément dans ces unités de stockage. Ces adresses colonne sont en outre couplées individuellement depuis leurs unités de stockage respectives à un bus d'adresses colonne commun comportant un verrouillage d'adresses. Ce bus d'adresses colonne pilote un circuit de traitement d'adresses colonne tel qu'un décodeur d'adresses colonne. L'invention concerne également un additionneur permettant à cette mémoire DRAM de fonctionner en mode rafale. En réaction à la réception d'un signal d'incrément, l'additionneur incrémente l'adresse colonne à la sortie du bus d'adresses colonne, puis applique l'adresse ainsi incrémentée à l'entrée du bus d'adresses colonne.</p> |
