发明名称 选择性沉积氧化矽间隔层之方法
摘要 一种于一积体电路内多层布以线图之金属叠层间选择性沉积一氧化矽绝缘间隔层之方法。于一半导体基体上以电浆辅助化学气相沉积法(PECVD)沉积一氧化矽绝缘基体层,于此氧化矽绝缘半导体层上形成多层布有线图之金属叠层。此多层布有线图之金属叠层之上面有一由氮化钛形成之阻挡金属层,其下面则有一由一种含铝合金制成之导体金属层。于此经由多层之布有线图之叠层暴光之氧化矽绝缘基体层部份及于此经由多层之布有线图之叠层暴光之含铝合金经此多层之边缘上选择性地沉积一氧化矽绝缘间隔层此氧化矽绝缘间隔层系以臭氧辅助化学气相沉积法(CVD)并以正矽酸四乙基酯(TEOS)为矽源材料形成者,形成此氧化矽绝缘间隔层所需之沉积时间不可超过在氮化钛形成之上层阻挡金属层上面形成氧化矽绝缘间隔层所需之培养时间。
申请公布号 TW347563 申请公布日期 1998.12.11
申请号 TW085101877 申请日期 1996.02.15
申请人 台湾积体电路制造股份有限公司 发明人 余振华;吴林峻;陈隆;章勋明
分类号 H01L21/31;H01L21/3205 主分类号 H01L21/31
代理机构 代理人 郭鸿宾 台北巿嘉兴街一七九之六号
主权项 1.一种在积体电路内多层布有线图的金属叠层间 选择性沉 积一氧化矽绝缘间隔层之方法,包括:于一半导体 基体上 形成一氧化矽绝缘基体层,该氧化矽绝缘基体层系 以电浆 辅助化学气相沉积法(PECVD)形成者;于该氧化矽绝 缘基 体层上形成一多层布有线图之金属叠层,该多层布 有线图 的金属叠层包含一用氮化钛形成之上阻挡金属层 及一位于 其下由含铝合金制成之导体金属层;于该经多层布 有线图 之金属叠层暴光之氧化矽绝缘基体层部份上及贴 于其下之 经该多层布有线图之金属叠层爆光之下导电金属 层边缘上 面,用臭氧辅助化学气相沉积法选择性地形成一氧 化矽绝 缘间隔层,该氧化矽绝缘间隔层形成时之沉积时间 不超过 在氮化钛形成之上阻挡金属层上形成该间隔层氧 化矽绝缘 所需之培养时间。2.如申请专利范围第1项之方法, 其中之氧化矽绝缘基体 层系以电浆辅助化学气相沉积法,用由矽烷及正矽 酸四乙 基酯组成之一组材料中选出之矽源材料形成者。3 .如申请专利范围第1项之方法,其中之该上阻挡金 属层 厚度约为1000至大约1400埃。4.如申请专利范围第1 项之方法,其中之该上阻挡金属层 系以物理气相沉积溅镀法形成者。5.如申请专利 范围第1项之方法,其中该贴于其下之导体 金属层之厚度约为4000至大约6000埃。6.如申请专利 范围第1项之方法,其中之该位于其下之导 体金属层约含0.5%至大约1.0%之铜。7.如申请专利范 围第1项之方法,其中该臭氧辅助化学气 相沉积法系以正矽酸四乙基酯为矽源材料。8.如 申请专利范围第7项之方法,其中该臭氧辅助化学 气 相沉积法系使用正矽酸四乙基酯,臭氧与正矽酸四 乙基酯 之莫耳比约为12:1至大约20:1。9.如申请专利范围第 1项之方法,其中之该沉积时间等于 该培养时间,且该培养时间约为50至大约55秒。10. 如申请专利范围第9项之方法,其中在该氧化矽绝 缘基 体层表面上之该氧化矽绝缘间隔层之厚度约为1300 至大约 1500埃,且在与该位于其下之导体金属边缘邻接之 表面上 之氧化矽绝缘间隔层之厚度约为1200至大约1300埃 。图式 简单说明:第一图为显示本发明之氧化矽绝缘间隔 层重要 部位之一断面示意图。第二图a至第二图e显示一 积体电路 之各制造步骤,本发明之氧化矽绝缘间隔层即于此 积体电 路内形成。第三图显示绝缘间隔层厚度与本发明 之基体层 上形成本发明之氧化矽绝缘间隔层所需沈积时间 间之关系 。
地址 新竹巿科学工业园区园区三路一二一号