| 主权项 |
1.一种电子可抹除及可程式化非挥发半导体记忆装置,包括:一记忆单元阵列,包括复数以矩阵形式之列与行排列之记忆单元电晶体,每一该电晶体具有一浮接闸,控制闸,源极及汲极,该记忆单元电晶体能够储存代表数位资料的电荷;一第一旗标单元部,具有复数旗标电晶体分别连接于该记忆单元阵列之列以储存代表在复制该记忆单元阵列之一列的资料至另一列时从该列传输资料至该另一列的页复制资料,该旗标电晶体与该记忆单元电晶体的型态相同;一资料读取及储存装置,包括复数资料闩锁分别连接至该记忆单元阵列之行线及该旗标单元部之行线以便于资料读取及程式化模式中读取并暂存具有该旗标单元部之内部或外部资料;以及一转换装置,连接于该资料读取及储存装置与输出缓冲器之间,基于也被储存于该资料读取及储存装置之相对的旗标单元资料而转换储存于该资料读取及储存装置的复制记忆单元资料为该资料在该记忆单元阵列之该列的状态。2.一种电子可抹除及可程式化非挥发半导体记忆装置,包括:一记忆单元阵列,包括复数以矩阵形式之列与行排列之记忆单元电晶体,每一该电晶体具有一浮接闸,一控制闸,源极及汲极,该记忆单元电晶体能够储存代表数位资料的电荷;一页缓冲器,用以在资料读取模式成组地读取及暂存所有储存于该记忆单元阵列之一列之记忆电晶体内的资料,并且在程式化模式中储存输入资料;复数旗标记忆单元,分别连接于该记忆单元阵列之列以储存代表是否每一该列储存外部或复制的内部资料;以及一转换装置,于经由输出缓冲器读取储存于该一被选择列之该记忆电晶体时,依据对应的旗标记忆单元使储存于该页缓冲器之资料被反相或不反相。3.一种电子可抹除及可程式化非挥发半导体记忆装置,包括:一记忆单元阵列,包括复数以矩阵形式之列与行排列之记忆单元电晶体,每一该电晶体具有一浮接闸,控制闸,源极及汲极,该记忆单元电晶体能够储存代表数位资料的电荷;一控制装置,用以选择于程式化模式中被程式化之该等记忆电晶体中之至少一个,或在读取模式依据一位址藉由输入一程式化或读取电压至被选择电晶体之控制闸而读取;一第一旗标单元部,具有复数旗标电晶体分别连接于该记忆单元阵列之列以储存代表在复制该记忆单元阵列之一列的资料至另一列时,从该列传输资料至该另一列的页复制资料,该旗标电晶体与该记忆单元电晶体的型态相同;复数资料闩锁,分别连接至该记忆单元阵列之该位元线,用以暂存及放大资料;以及一转换装置,基于储存于该旗标单元部之相对的旗标单元而转换储存于该记忆单元电晶体之复制资料为该资料于该记忆单元阵列之该一列之原始状态。4.一种电子可抹除及可程式化NAND型态快闪记忆装置,包括一主记忆阵列具有复数以矩阵形式之列与行排列的记忆电晶体,一资料读取及储存装置用以在资料读取模式中成组地读取及暂存该记忆单元阵列之一列之电晶体内的资料,也储存程式化模式中的资料,以及一缓冲及转换电路用以于传输一该等列之资料时反相并储存来自该资料读取及储存装置之资料而不向外部输出,并用以于资料读取模式中输出又被反相的资料。5.如申请专利范围第1项之电子可抹除及可程式化非挥发半导体记忆装置,其中该转换装置包括复数互斥或闸,其共同连接至资料闩锁之输入端中有一输入端用以闩锁该旗标单元部之资料,而其它输入端分别连接至该资料闩锁。6.一种在非挥发半导体记忆装置中读取资料的方法,该非挥发半导体记忆装置包括一记忆单元阵列,其包含复数记忆单元,每一记忆单元具有一资料储存浮接闸设置于复数串列单位,该方法包括下列步骤:储存连接该记忆单元阵列之一被选择列之记忆单元之资料至一页缓冲器;程式化储存于该页缓冲器之资料至处于反相状态之该记忆单元阵列之另一列之记忆单元内;输入代表程式化资料之反相状态的页复制资料至对应该另一列之旗标单元内;以及反相依据该旗标单元之资料输出之该程式化资料。图式简单说明:第一图系习知记忆单元阵列之页复制流程之方块图;第二图系执行第一图之页复制流程之时序图;第三图系另一种习知记忆单元阵列之页复制流程之方块图;第四图系本发明记忆单元阵列之页复制流程之方块图;第五图系应用于本发明页缓冲器之电路方块图;第六图系第五图页缓冲器之时脉;第七图系第五图页缓冲器之程式化运作之时序图;第八图系本发明来自一般程式化页之复制程式化之方块;第九图系本发明来自复制页之复制程式化之方块图;第十图系本发明读取一般程式化页之方块图;第十一图系本发明读取复制页之方块图;第十二图系本发明一般程式化一页之时脉;以及第十三图系本发明产生页复制之时脉。 |
