| 摘要 |
<P>L'invention concerne un circuit de réception de bits transmis sur un signal asynchrone (Din), comprenant un circuit (10) de fourniture d'une horloge reconstruite (CKR) à partir du signal asynchrone, cette horloge servant à échantillonner le signal asynchrone pour former un signal de sortie synchrone (Ds), et un circuit de détection d'erreur de réception. Le circuit de détection d'erreur de réception comprend un détecteur de fronts (21, 22; 24, 25) fournissant une impulsion de détection (UP, DN) à chaque front de sens prédéterminé du signal asynchrone (Din); et un circuit d'alarme (27, 28, 30) activant un signal d'alarme (AL) lorsqu'un front de sens prédéterminé du signal synchrone (Ds) survient en dehors d'une impulsion de détection (UP, DN).</P>
|
