发明名称 用以制造半导体元件用电容器之方法
摘要 提出一种用以制造半导体元件用电容器之方法。在该电容器制造方法中,第一中间绝缘层被形成以具有第一个接触孔于一个半导体基体上并形成一个接触栓填满此第一接触孔。一扩散障碍层图案形成于该接触栓上。第二中间绝缘层图案被形成以具有一露出扩散绝缘层的第二接触孔于包含扩散绝缘层图案的合成物上。一导电层图案被形成以透过第二接触孔与扩散障碍层图案接触,而完成一包括有接触栓、扩散障碍层图案和导电层图案的下电极。然后一介电层和一上电极依序被形成于导电层图案上。因此,电容器电容率的降低可藉防止扩散障碍层图案的氧化而避免。
申请公布号 TW346658 申请公布日期 1998.12.01
申请号 TW086111110 申请日期 1997.08.04
申请人 三星电子股份有限公司 发明人 李秉泽
分类号 H01L21/70 主分类号 H01L21/70
代理机构 代理人 康伟言 台北巿南京东路三段二四八号七楼;恽轶群 台北巿松山区南京东路三段二四八号七楼
主权项 1.一种用以制造半导体元件用电容器之方法,其包含步骤有:(a)形成一具有第一接触孔的第一中间绝缘层于半导体基体上;(b)形成一接触栓以填满该第一接触孔;(c)形成一扩散障碍层图案于该接触栓上;(d)形成一具有一第二接触孔的第二中间绝缘层,该第二接触孔露出该包含扩散障碍层图案的合成物上之该扩散障碍层图案;(e)形成一导电层图案以透过该第二接触孔和该扩散障碍层图案相接触,以完成包括该接触栓、该扩散障碍层图案和该导电层图案的下电极;以及(f)随后形成一介电层和一上电极在该导电层图案上。2.如申请专利范围第1项之方法,其中该接触栓是由包括含杂质矽、钨(W)、氮化钨(WN)和矽化钨(WSix)的一群物质中择一组成。3.如申请专利范围第1项之方法,其中该扩散障碍层图案是由包含Ta, Co, TiN, (Ti,Al)N, (Ti,Si)N, TaN, (Ta,Si)N, TiSix和CoSix的一群物质中择一组成。4.如申请专利范围第1项之方法,其中该导电层图案是由包含铂(Pt)、铱(Ir)、钌(Ru)、二氧化铱(IrO2)和二氧化钌(RuO2)的一群物质中择一组成。5.如申请专利范围第1项之方法,其中该接触栓、该扩散障碍层和该导电层分别由含杂质的矽、氮化钛(TiN)和铂(Pt)做成。6.一种用以制造半导体元件用电容器之方法,其包含步骤有:(a')形成一具有第一接触孔的第一中间绝缘层于半导体基体上;(b')形成一接触栓以填满该第一接触孔;(c')形成一第一扩散障碍层图案于该接触栓上;(d')形成一具有一第二接触孔的第二中间绝缘层,该第二接触孔露出该包含第一扩散障碍层图案的合成物上之该第一扩散障碍层图案;(e')形成一第二扩散障碍层图案以填满该接触孔;(f')形成一导电层图案于第二扩散障碍层图案上,以完成一包括该接触栓、该第一扩散障碍层图案、该第二扩散障碍层图案和该导电层图案的下电极;以及(g')随后形成一介电层和一上电极在该导电层图案上。7.如申请专利范围第6项之方法,其中该接触栓是由包括含杂质的矽、钨(W)、氮化钨(WN)和矽化钨(WSix)的一群物质中择一组成。8.如申请专利范围第6项之方法,其中该第一扩散障碍层是由包含Ta, Co, TiN, (Ti,Al)N, (Ti,Si)N, TaN, (Ta,Si)N, TiSix和CoSix的一群物质中择一组成。9.如申请专利范围第6项之方法,其中该第二扩散障碍层是由包含铱(Ir)、钌(Ru)、二氧化铱(IrO2)和二氧化钌(RuO2)的一群物质中择一组成。10.如申请专利范围第6项之方法,其中该导电层由铂(Pt)做成。11.如申请专利范围第6项之方法,其中该第二扩散障碍层被形成以具有由Ir和IrO2依序堆叠而成的双层结构,且该导电层由Pt做成。图式简单说明:第一图、第二图和第三图系为解释传统制造半导体元件用电容之方法的截面图;第四图、第五图和第六图系为解释一种根据本发明的实施例的制造半导体元件用电容器之方法的截面图;第七图、第八图和第九图系为解释一种根据本发明另一实施例的制造半导体元件用电容器之方法的截面图。
地址 韩国