| 主权项 |
1.一种LSI之时间劣化模拟装置,系为在于设计阶段 预测 LSI的经过时间劣化,模拟LSI之劣化后的动作之LSI之 时 间劣化模拟装置;其特征为具备:参照表示对于电 路格的 特性劣化程度之所定动作条件的依存性之信赖性 程序库, 根据前述LSI的动作时该电路格的前述所定动作条 件之値 ,推定构成作为对象之LSI的各电路格之延迟的经过 时间 的劣化程度之格延迟劣化推定手段、及根据以前 述格延迟 劣化推定手段所推定的各电路格之延迟劣化程度, 推定经 过时间所劣化之前述LSI之各电路格的延迟之LSI时 间劣化 推定手段;以前述LSI时间劣化推定手段所推定,根 据劣 化后的前述LSI之电路格的延迟,模拟前述LSI之劣化 后的 动作。2.如申请专利范围第1项的LSI之时间劣化模 拟装置,其中 具备针对各电路格,以电路信赖性模拟器求出构成 该电路 格之电晶体的特性劣化程度,由于从所求出的各电 晶体之 特性劣化程度求出对于该电路格的特性劣化程度 之前述所 定动作条件的依存性,而生成前述信赖性程序库之 信赖性 程序库生成装置。3.如申请专利范围第1项的LSI之 时间劣化模拟装置,其中 具备推定劣化前的前述LSI之各电路格的延迟之延 迟计算 机,根据以前述延迟计算机所推定之劣化前的前述 LSI之 各电路格的延迟,模拟前述LSI之劣化前的动作。4. 如申请专利范围第3项的LSI之时间劣化模拟装置, 其中 前述LSI时间劣化推定手段,系为被设置在前述延迟 计算 机内。5.如申请专利范围第3项的LSI之时间劣化模 拟装置,其中 前述格延迟劣化推定手段及LSI时间劣化推定手段, 两者 都被设置在前述延迟计算机内。6.如申请专利范 围第1项的LSI之时间劣化模拟装置,其中 前述信赖性程序库,系为使用输入端子与输出端子 之间的 信号传送延迟之劣化程度,作为电路格的特性劣化 程度。7.如申请专利范围第6项的LSI之时间劣化模 拟装置,其中 前述信赖性程序库,系为使用电路格的输入信号之 上昇下 降时间、及输出负荷容量、及输入信号之开关处 理次数, 作为所定的动作条件。8.如申请专利范围第7项的 LSI之时间劣化模拟装置,其中 前述信赖性程序库,系为针对具有复数个输入端子 之电路 格,对于一个输入端子与输出端子之间的信号传送 延迟之 劣化程度,使用至其他输入端子的输入信号之开关 处理次 数及上昇下降时间,作为所定的动作条件。9.如申 请专利范围第7项的LSI之时间劣化模拟装置,其中 前述信赖性程序库,系为使用被加入在电路格之电 源电压 ,作为所定的动作条件。10.如申请专利范围第7项 的LSI之时间劣化模拟装置,其 中前述信赖性程序库,系为使用电路格的温度,作 为所定 的动作条件。11.如申请专利范围第6项的LSI之时间 劣化模拟装置,其 中前述信赖性程序库,系为使用输出信号的上昇下 降时间 之劣化程度,作为电路格的特性劣化程度。12.如申 请专利范围第1项的LSI之时间劣化模拟装置,其 中前述信赖性程序库,系为表示对于含有电路格的 至少装 置时间及保持时间之时间检查値之所定动作条件 的依存性 ,该LSI之时间劣化模拟装置,系为具备参照前述信 赖性 程序库,根据前述LSI的动作时该电路格的前述所定 动作 条件之値,推定构成作为对象的LSI之电路格的时间 检查 値之劣化程度之时间检查値劣化推定手段,且前述 LSI时 间劣化推定手段,系为根据以前述时间检查値劣化 推定手 段所推定的前述电路格之时间检查値的劣化程度, 推定经 过时间所劣化的前述LSI之前述电路格的时间检查 値;根 据以前述LSI时间劣化推定手段所推定的前述电路 格之时 间检查値,推定在于劣化后的前述LSI前述电路格是 否正 常动作。13.如申请专利范围第1项的LSI之时间劣化 模拟装置,其 中前述信赖性程序库,系为以表列形式表示对于电 路格的 特性劣化程度之所定动作条件的依存性。14.如申 请专利范围第1项的LSI之时间劣化模拟装置,其 中前述信赖性程序库,系为以函数表示对于电路格 的特性 劣化程度之所定动作条件的依存性。15.如申请专 利范围第1项的LSI之时间劣化模拟装置,其 中前述信赖性程序库,系为以劣化前的特性値与劣 化后的 特性値之差分,表示电路格的特性劣化程度;前述 格延迟 劣化推定手段,系为以劣化前的延迟与劣化后的延 迟之差 分,表示各电路格的延迟劣化程度。16.如申请专利 范围第1项的LSI之时间劣化模拟装置,其 中前述信赖性程序库,系为以对于劣化前的特性値 之劣化 后的特性値之比,表示电路格的特性劣化程度,前 述格延 迟劣化推定手段,系为以劣化前的延迟与劣化后的 延迟之 差分,表示各电路格的延迟劣化程度。17.如申请专 利范围第1项的LSI之时间劣化模拟装置,其 中前述格延迟劣化推定手段,系为针对构成前述LSI 之电 路格的至少一部分,将以复数个电路所形成的信号 滙流排 作为单位,推定延迟劣化程度;前述LSI时间劣化推 定手 段,系为根据以前述格延迟劣化推定手段所推定的 信号滙 流排之延迟劣化程度,推定经过时间所劣化的前述 LSI之 前述信号滙流排的延迟;该LSI的时间劣化模拟装置 ,系 为以前述LSI时间劣化推定手段所推定,根据劣化后 的前 述LSI之前述信号滙流排的延迟,模拟前述LSI之劣化 后的 动作。18.一种LSI之时间劣化模拟方法,系为在于设 计阶段预测 LSI之经过时间劣化,模拟LSI之劣化后的动作的LSI之 时 间劣化模拟方法,其特征为具备;参照表示对于电 路格的 特性劣化程度之所定动作条件的依存性之信赖性 程序库, 根据前述LSI之动作时该电路格的前述所定动作条 件之値 ,推定构成作为对象的LSI之电路格的延迟之经过时 间劣 化程度之格延迟劣化推定过程、及根据在于前述 格延迟劣 化推定过程所推定的各电路格之延迟劣化程度,推 定经过 时间所劣化的前述LSI之各电路格的延迟之LSI时间 劣化推 定过程、及根据在于前述LSI时间劣化推定过程所 推定的 劣化后之前述LSI之各电路格的延迟,模拟前述LSI之 劣化 后的动作之模拟过程。19.如申请专利范围第18项 的LSI之时间劣化模拟方法,其 中具备针对各电路格,驱动构成该电路格之电晶体 的特性 劣化程度而求出,由于从所求出的各电晶体之特性 劣化程 度求出对于该电路格的特性劣化程度之前述所定 动作条件 ,因而生成前述信赖性程序库之信赖性程序库生成 过程。20.如申请专利范围第18项的LSI之时间劣化 模拟方法,其 中前述信赖性程序库,系为使用输入端子与输出端 子之间 的信号传送延迟之劣化程度,作为电路格的特性劣 化程度 。21.如申请专利范围第20项的LSI之时间劣化模拟 方法,其 中前述信赖性程序库,系为使用电路格之输入信号 的上昇 下降时间、及输出负荷容量、及输入信号的开关 处理次数 ,作为所定的动作条件。22.如申请专利范围第21项 的LSI之时间劣化模拟方法,其 中前述信赖性程序库,系为针对具有复数个输入端 子之电 路格,对于一个的输入端子与输出端子之间的信号 传送延 迟之劣化程度,使用至其他输入端子的输入信号之 开关处 理次数及上昇下降时间,作为所定的动作条件。23. 如申请专利范围第21项的LSI之时间劣化模拟方法, 其 中前述信赖性程序库,系为使用被加入在电路格之 电源电 压,作为所定的动作条件。24.如申请专利范围第21 项的LSI之时间劣化模拟方法,其 中前述信赖性程序库,系为使用电路格的温度,作 为所定 的动作条件。25.如申请专利范围第20项的LSI之时 间劣化模拟方法,其 中前述信赖性程序库,系为使用输出信号的上昇下 降时间 之劣化程度,作为电路格的特性劣化程度。26.如申 请专利范围第18项的LSI的时间劣化模拟方法,其 中前述格延迟劣化推定过程,系为针对构成前述LSI 之电 路格当中至少一部分,将复数个电路格所形成的信 号滙流 排作为单位,推定延迟劣化程度;前述LSI时间劣化 推定 过程,系为根据在于前述格延迟劣化推定过程所推 定的信 号滙流排之延迟劣化程度,推定经过时间所劣化的 前述 LSI之前述信号滙流排的延迟;前述模拟过程,系为 根据 在于前述LSI时间劣化推定过程所推定的劣化后的 前述LSI 之前述信号滙流排的延迟,模拟前述LSI之劣化后的 动作 。图式简单说明:第一图系为表示本发明第1实施 形态之 LSI的时间劣化模拟装置之构成方块图。第二图系 为概略 地表示电路格的一般构成之图。第三图系为表示 劣化前及 劣化后之反向器的输入信号及输出信号的波形之 图。第四 图系为表示具有本发明第1实施形态之信赖性程序 库的资 讯之一例图。第五图系为表示LSI的信号滙流排之 一例图 。第六图系为表示本发明第2实施形态之LSI的时间 劣化模 拟装置之构成方块图。第七图系为表示本发明第3 实施形 态之LSI的时间劣化模拟装置之构成方块图。第八 图系为 表示劣化前及劣化后之反向器的输入信号及输出 信号的波 形之图。第九图系为表示具有本发明第4实施形态 之信赖 性程序库的资讯之一例图。第十图系为表示具有 本发明第 5实施形态之信赖性程序库的资讯之一例图。第十 一图系 为表示本发明第6实施形态之LSI的时间劣化模拟装 置之构 成方块图。第十二图系为表示具本发明第6实施形 态之信 赖性程序库的资讯之一例图。第十三图系为表示 具有本发 明第6实施形态之信赖性程序库的资讯之一例图。 第十四 图系为表示作为本发明第7实施形态之复数个输入 端子的 电路格之2输入NAND闸之图。第十五图系为第十四 图所示 的2输入NAND闸之电晶体准位之电路图。第十六图 系为表 示具有本发明第7实施形态之信赖性程序库的资讯 之一例 图。第十七图系为表示在于本发明第8实施形态作 为处理 的单位之复数个电路格所形成的信号滙流排之一 例图。第 十八图系为本发明第9实施形态之LSI的时间劣化模 拟装置 之构成方块图。第十九图系为表示持有本发明第9 实施形 态之延迟程序库的时间检查値之资讯的一例图;且 是表示 劣化前的正反器之装载时间的动作条件依存性之 资讯图。 第二十图系为表示持有本发明第9实施形态之信赖 性程序 库的时间检查値之资讯的一例图;且是表示正反器 的装载 时间之劣化量的动作条件依存性之资讯图。第二 十一图系 为表示持有本发明第9实施形态之信赖性程序库的 时间检 查値之资讯的一例图;(a)为第二十图的table 1之例,( b )为第二十图的table 2之例。 |
