发明名称 | CMOS中关断态栅极氧化层电场的减小 | ||
摘要 | 一种MOSFET器件,利用栅耗尽效应减少结区上的氧化层电场。由于n<SUP>+</SUP>栅PMOS器件和p<SUP>+</SUP>栅NMOS器件的栅耗尽效应出现在非导通态即关断态,所以可以克服性能退化。栅的掺杂级别很关键。为了防止导通态时即开启时的栅耗尽,NMOSFET必须使用重掺杂的n<SUP>+</SUP>栅。PMOS FET n<SUP>+</SUP>栅必须为非简并掺杂,以便有效地利用非导通的关断态中的栅耗尽。这可通过将不同剂量的相同掺杂剂类型注入到不同的栅中实现。对于n<SUP>+</SUP>栅PMOS FET器件和p<SUP>+</SUP>栅NMOS FET器件,都可以相当好地实现MOSFET器件。 | ||
申请公布号 | CN1200197A | 申请公布日期 | 1998.11.25 |
申请号 | CN96197631.4 | 申请日期 | 1996.08.08 |
申请人 | 西门子公司 | 发明人 | U·施瓦克;W·汉施 |
分类号 | H01L29/49;H01L27/092 | 主分类号 | H01L29/49 |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 邹光新;傅康 |
主权项 | 1. 一种改进的亚微米MOSFET半导体器件,包括:具有上表面的半导体基体;较薄的介质层,位于所述上表面上,形成栅介质元件;掺杂的半导体材料的栅电极,位于所述比较薄的介质层上,其中所述半导体基体上的表面电势对所述栅电极敏感;将所述栅电极与所述半导体基体电隔离的装置,所述装置包括与所述栅介质相邻的所述栅电极的高电阻率部分,所述高电阻率部分具有足够的掺杂浓度和导电类型,其中在器件工作期间,形成由栅介质延伸到所述栅电极的高电阻率部分的耗尽层。 | ||
地址 | 联邦德国慕尼黑 |