包式存储器,协处理器总线及其控制方法

摘要

集成协处理器包式DRAM中的存储区和协处理器区分别具有唯一的存储设备ID和协处理器ID。集成协处理器包式DRAM通过外部I/O端与单总线主控器型存储器/协处理器总线连接。总线主控器将请求包传输到存储器/协处理器总线,每个接收请求包的集成协处理器包式DRAM根据存储于集成协处理器包式DRAM中的存储器ID和协处理器ID验证请求包中的设备ID字段。

主权项

1.一种通过具有要求数量的信号端的外部I/O端与包式存储器/协处理器总线连接的集成协处理器包式存储器LSI，包括存储区、控制区、接口区和要求数量的协处理器区，其特征在于：分别给存储区和协处理器区指定存储器ID和协处理器ID，这些ID存储于集成协处理器包式存储器LSI中，其中指定存储器ID和协处理器ID，以便它们中的每一个能够唯一地从与包式存储器/协处理器总线连接的所有集成协处理器包式存储器LSI中所有存储区和协处理器区中指定一个存储区或一个协处理器区。