高速信号驱动器

摘要

一种藉一快速信号驱动器致动一信号于一输出线上之方法，该输出线与一外部被动提升电阻连结，此驱动器包含一第一、第二、第三信号拉降预驱动器、一第一、第二、第三信号提升预驱动器、一第一、第二信号延迟单元、以及一第一、第二、第三输出元件，每一输出元件之输出端互相耦合以形成该输出线，本方法包含以下之步骤：将一输入信号施加于第一信号拉降预驱动器，因而该第一信号拉降预驱动器输出之一第一触发信号施加于第一输出元件；将该输入信号经由第一延迟元件以产生一第一延迟信号，此延迟信号施加于第二信号拉降预驱动器，因而该第二信号拉降预驱动器输出之一第二触发信号施加于第二输出元件；将该第一延迟信号经由第二个延迟元件以产生一第二延迟信号，此延迟信号施加于第三信号拉降预驱动器，因而该第三信号拉降预驱动器输出之一第三触发信号施加于第三输出元件。

主权项

1.一种快速信号驱动器,包含:一具有N个输出端的延迟单元,其因应一输入信号,产生N个延迟信号;N个信号拉降预驱动器,其选择性地产生N个触发信号,每一个信号拉降预驱动器输入一个延迟信号,选择性地产生对应的一触发信号;N个输出元件,每一个输出元件输入一触发信号,每一个输出元件具有一输出端互相耦合,以形成该快速信号驱动器的一输出端;N个信号提升预驱动器,其选择性地产生N个触发信号,每一个信号提升预驱动器输入一个延迟信号,选择性地产生对应的一触发信号;该信号拉降预驱动器选择性地以第一顺序循序触发该N个输出元件;该信号提升预驱动器选择性地以第二顺序循序关闭该N个输出元件。2.根据申请专利范围第1项之一种快速信号驱动器,其中N个延迟信号中包含一零延迟的信号。3.根据申请专利范围第1项之一种快速信号驱动器,其中N个输出元件为不同尺寸之电晶体所构成。4.根据申请专利范围第3项之一种快速信号驱动器,其中,信号拉降预驱动器依照电晶体尺寸,由小到大依序触发N个输出元件,而信号提升预驱动器则反方向地关闭N个输出元件。5.根据申请专利范围第1项之一种快速信号驱动器,其中信号拉降预驱动器由PMOS电晶体所构成,而信号提升预驱动器由NMOS电晶体所构成。6.根据申请专利范围第1项之一种快速信号驱动器,其中,在信号拉降预驱动器触发N个输出元件期间,所有信号提升预驱动器是实质上同时关闭。7.根据申请专利范围第1项之一种快速信号驱动器,其中,在信号提升预驱动器触发N个输出元件期间,所有信号拉降预驱动器是实质上同时关闭的。8.一种电脑系统,包含:一微处理器;一特殊用途积体电路(ASIC)元件;一滙流排,供连接微处理器及特殊用途积体电路元件;其中,微处理器及特殊用途积体电路元件分别具有一快速信号驱动器,其经由一内连线与滙流排连接,该特殊用途积体电路元件内之快速信号驱动器包含:一具有N个输出端的延迟单元,其因应一输入信号,产生N个延迟信号;N个信号拉降预驱动器,其选择性地产生N个触发信号,每一信号拉降预驱动器输入一个延迟信号,选择性地产生对应的一触发信号;N个输出元件,每一个输出元件输入一触发信号,每一个输出元件具有一输出端互相耦合,以形成该快速信号驱动器的一输出端;N个信号提升预驱动器,其选择性地产生N个触发信号,每一个信号提升预驱动器输入一个延迟信号,选择性地产生对应的一触发信号;该信号拉降预驱动器选择性地以第一顺序循序触发该N个输出元件;该信号提升预驱动器选择性地以第二顺序循序关闭该N个输出元件。9.根据申请专利范围第8项之电脑系统,其中N个延迟信号中包含一零延迟的信号。10.根据申请专利范围第8项之电脑系统,其中N个输出元件为不同尺寸之电晶体所构成。11.根据申请专利范围第10项之电脑系统,其中,信号拉降预驱动器依照电晶体尺寸,由小到大依序触发N个输出元件,而信号提升预驱动器则反方向地关闭N个输出元件。12.根据申请专利范围第8项之电脑系统,其中信号拉降预驱动器由PMOS电晶体所组成,而信号提升预驱动器由NMOS电晶体所组成。13.一种藉一快速信号驱动器致动一信号于一输出线上之方法,该输出线与一外部被动提升电阻连结,此驱动器包含一第一、第二、第三信号拉降预驱动器、一第一、第二、第三信号提升预驱动器、一第一、第二信号延迟单元、以及一第一、第二、第三输出元件,每一输出元件之输出端互相耦合以形成该输出线,本法包含以下之步骤:将一输入信号施加于第一信号拉降预驱动器,因而该第一信号拉降预驱动器输出之一第一触发信号施加于第一输出元件;将该输入信号经由第一延迟元件以产生一第一延迟信号,此延迟信号施加于第二信号拉降预驱动器,因而该第二信号拉降预驱动器输出之一第二触发信号施加于第二输出元件;将该第一延迟信号经由第二个延迟元件以产生一第二延迟信号,此延迟信号施加于第三信号拉降预驱动器,因而该第三信号拉降预驱动器输出之一第三触发信号施加于第三输出元件。14.根据申请专利范围第13项之方法,其中输出元件乃由不同尺寸之电晶体组成,触发信号将会按照电晶体尺寸,由小到大依次被施加于输出元件。15.根据申请专利范围第13项之方法,其中信号拉降预驱动器由PMOS电晶体组成,而信号提升预驱动器则由NMOS电晶体所组成。16.一种藉一快速信号驱动器致动一信号于一输出线上之方法,该输出线与一外部被动提升电阻连结,此驱动器包含一第一、第二、第三信号拉降预驱动器、一第一、第二、第三信号提升预驱动器、一第一、第二信号延迟单元、以及一第一、第二、第三输出元件,每一输出元件之输出端互相耦合以形成该输出线,本法包含以下之步骤:将一输入信号施加于第一信号提升预驱动器,因而该第一信号提升预驱动器输出之一第一触发信号施加于第一输出元件;将该输入信号经由第一延迟元件以产生一第一延迟信号,此延迟信号施加于第二信号提升预驱动器,因而该第二信号提升预驱动器输出之一第二触发信号施加于第二输出元件;将该第一延迟信号经由第二个延迟元件以产生一第二延迟信号,此延迟信号施加于第三信号提升预驱动器,因而该第三信号提升预驱动器输出之一第三触发信号施加于第三输出元件。17.根据申请专利范围第16项之方法,其中输出元件乃由不同尺寸之电晶体组成,触发信号将会按照电晶体尺寸,由小到大依次被施加于输出元件。18.根据申请专利范围第16项之方法,其中信号拉降预驱动器由PMOS电晶体组成,而信号提升预驱动器则由NMOS所组成。图式简单说明:第一图说明本发明之系统方块图。第二图说明本发明之具体实施例。第三图(A)说明一输入信号于拉降期间所对应之一输出信号。第三图(B)说明一输入信号于提升期间所对应之一输出信号。