| 摘要 |
<p>La présente invention est mise en oeuvre dans un composant périphérique couplé à un bus PCI (Peripheral Component Interconnect) d'interconnexion de composant périphérique. Le composant périphérique inclut un dispositif interne fonctionnant dans un premier domaine d'horloge alors que le bus PCI fonctionne dans un domaine d'horloge PCI. Le système de la présente invention permet de réaliser de façon satisfaisante l'interface entre le dispositif interne et le bus PCI. La présente invention génère et couple sur le bus PCI une demande de réservation exclusive du bus PCI provenant du dispositif interne. La présente invention détermine ensuite si le bus PCI est au repos ou occupé. Si le bus PCI est au repos, il y a génération, à l'adresse dispositif interne, d'un signal de poursuite. Si le bus PCI est occupé il y a génération, à l'adresse dispositif interne, d'un signal de non-poursuite. Les signaux de poursuite et de non-poursuite sont synchrones par rapport au domaine d'horloge interne. Le bus PCI passe en réservation exclusive, puis une transaction de données en provenance du dispositif externe s'exécute dès lors que le dispositif interne reçoit le signal de poursuite. La transaction de données est convertie du domaine d'horloge interne en domaine d'horloge PCI. La transaction de données est remise à plus tard si le dispositif interne reçoit le signal de non-poursuite. La présente invention provoque une relance de transaction de données externe en direction du dispositif interne de façon à empêcher que la transaction de données externe n'entre en conflit avec la transaction de données en provenance du dispositif interne. De cette façon, le système de la présente invention garantit que le dispositif interne dispose d'une interface correcte et efficace avec le bus PCI, quels que soient les différents domaines d'horloge.</p> |
