| 发明名称 | 上拉和下拉电路 | ||
| 摘要 | 本发明涉及一种上拉电路和一种下拉电路,其中,上拉电路包括有一pMOS晶体管(p2),所述pMOS晶体管(p2)的漏极被连接到第一节点(A2),所述pMOS晶体管(p2)的源极和衬底与一正电源(Vcc)相连,和所述pMOS晶体管(p2)的栅极由一上拉信号所控制;下拉电路包括有一nMOS晶体管(N2),所述nMOS晶体管(N2)的漏极与第一节点(B2)相连接,所述nMOS晶体管(N2)的源极和衬底与负电源(GND)相连,和所述nMOS晶体管(N2)的栅极由一下拉信号控制。 | ||
| 申请公布号 | CN1198017A | 申请公布日期 | 1998.11.04 |
| 申请号 | CN98105944.9 | 申请日期 | 1998.01.24 |
| 申请人 | 日本电气株式会社 | 发明人 | 神保敏且 |
| 分类号 | H01L27/04;H01L21/822 | 主分类号 | H01L27/04 |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 傅康;张志醒 |
| 主权项 | 1、一种上拉电路，具有一nMOS晶体管，其栅极一漏极相连并与从一电源的正端所提供的第一节点相连，其源极与一上拉节点相连和其衬底与该电源的负端相连，所述上拉电路包括：一个pMOS晶体管，所述pMOS晶体管的漏极与该第一节点相连，所述pMOS晶体管的源极和衬底连接到该正端，和所述pMOS晶体管的栅极由一上拉信号控制。 | ||
| 地址 | 日本东京都 | ||