发明名称 CIRCUIT TESTABLE A FAIBLE NOMBRE DE BROCHES
摘要 <P>L'invention concerne un dispositif électronique de type "SMARTCARD " comprenant une seule broche d'entrée/ sortie (I/ O) pour communiquer avec le microcontrôleur (12) de l'extérieur. Des registres d'interface (16) entre un périphérique (14) et le microcontrôleur sont susceptibles d'être connectés selon une configuration de registre à décalage formant un chemin d'exploration de test accessible en série et cadencé par un signal d'horloge à appliquer sur une broche d'horloge de périphérique. Un circuit d'assistance de test (18), dans un mode d'exploration, connecte les registres d'interface selon la configuration de registre à décalage, le mode d'exploration étant sélectionné lorsqu'un bit de test (TB), accessible par la broche d'entrée/ sortie (I/ O), est validé et que la broche d'entrée/ sortie est forcée de l'extérieur à un état distinct de son état par défaut.</P>
申请公布号 FR2762683(A1) 申请公布日期 1998.10.30
申请号 FR19970005592 申请日期 1997.04.29
申请人 SGS THOMSON MICROELECTRONICS SA 发明人 PRUNIER JACQUES
分类号 G06F11/36;(IPC1-7):G01R31/28 主分类号 G06F11/36
代理机构 代理人
主权项
地址