带有指令高速缓冲存储器的处理器

摘要

指令高速缓冲存储器具有输入总线与输出总线,输入总线接收供存储在指令高速缓冲存储器中的位,输出总线包括用于并行输出指令的位的一组平行线路。为了简化高速缓冲存储器的配置,在该组平行线路上的指令位的输出次序不同于经由输入总线接收这些位的逻辑次序。在加载进高速缓冲存储器之前,混洗指令字的位。然后在从高速缓冲存储器读出这些字时,读线路便不需要交叉。

主权项

1.一种计算机处理器，包括-具有一条输入总线与一条输出总线的指令高速缓冲存储器，该输入总线接收供存储在该指令高速缓冲存储器中的指令的位，该输出总线包括用于并行输出一条指令的位的一组线路，在该线路组上的指令的位的空间输出次序不同于经由输入总线接收这些位的输入次序；-带有耦合在该输出总线上的指令输入端的用于接收该指令的位的处理单元。